5 resultados para Domínios do operador potência fracionária
em Biblioteca de Teses e Dissertações da USP
Resumo:
Este trabalho versa sobre o conceito de potência natural em Espinosa, sua amplitude e abrangência e seus reflexos no direito natural e na política. Procura revelar a originalidade do conceito de direito natural em Espinosa, muito diferente dos pontos de vista de Grotius, de Hobbes e de todos os demais filósofos e doutrinadores, levando-o, também, a uma visão diferente sobre a formação do Estado; e, finalmente, a sua doutrina sobre o Estado e suas diversas instituições políticas, enfatizando sempre a liberdade e a dignidade humanas como a razão de ser da criação desse mesmo Estado. Procuramos também revelar neste modesto trabalho o avanço, a novidade e a contribuição de Espinosa à ciência jurídica contemporânea.
Resumo:
O objetivo do presente trabalho é a investigação e o desenvolvimento de estratégias de otimização contínua e discreta para problemas de Fluxo de Potência Ótimo (FPO), onde existe a necessidade de se considerar as variáveis de controle associadas aos taps de transformadores em-fase e chaveamentos de bancos de capacitores e reatores shunt como variáveis discretas e existe a necessidade da limitação, e/ou até mesmo a minimização do número de ações de controle. Neste trabalho, o problema de FPO será abordado por meio de três estratégias. Na primeira proposta, o problema de FPO é modelado como um problema de Programação Não Linear com Variáveis Contínuas e Discretas (PNLCD) para a minimização de perdas ativas na transmissão; são propostas três abordagens utilizando funções de discretização para o tratamento das variáveis discretas. Na segunda proposta, considera-se que o problema de FPO, com os taps de transformadores discretos e bancos de capacitores e reatores shunts fixos, possui uma limitação no número de ações de controles; variáveis binárias associadas ao número de ações de controles são tratadas por uma função quadrática. Na terceira proposta, o problema de FPO é modelado como um problema de Otimização Multiobjetivo. O método da soma ponderada e o método ε-restrito são utilizados para modificar os problemas multiobjetivos propostos em problemas mono-objetivos. As variáveis binárias associadas às ações de controles são tratadas por duas funções, uma sigmoidal e uma polinomial. Para verificar a eficácia e a robustez dos modelos e algoritmos desenvolvidos serão realizados testes com os sistemas elétricos IEEE de 14, 30, 57, 118 e 300 barras. Todos os algoritmos e modelos foram implementados em General Algebraic Modeling System (GAMS) e os solvers CONOPT, IPOPT, KNITRO e DICOPT foram utilizados na resolução dos problemas. Os resultados obtidos confirmam que as estratégias de discretização são eficientes e as propostas de modelagem para variáveis binárias permitem encontrar soluções factíveis para os problemas envolvendo as ações de controles enquanto os solvers DICOPT e KNITRO utilizados para modelar variáveis binárias não encontram soluções.
Resumo:
Este trabalho apresenta uma análise de algoritmos computacionais aplicados à estimação de fasores elétricos em SEPs. A medição dos fasores é realizada por meio da alocação de Unidades de Medição Fasorial nestes sistemas e encontra diversas aplicações nas áreas de operação, controle, proteção e planejamento. Para que os fasores possam ser aplicados, são definidos padrões de medição, sincronização e comunicação, por meio da norma IEEE C37.118.1. A norma apresenta os padrões de mensagens, timetag, fasores, sistema de sincronização, e define testes para avaliar a estimação. Apesar de abranger todos esses critérios, a diretriz não define um algoritmo de estimação padrão, abrindo espaço para uso de diversos métodos, desde que a precisão seja atendida. Nesse contexto, o presente trabalho analisa alguns algoritmos de estimação de fasores definidos na literatura, avaliando o comportamento deles em determinados casos. Foram considerados, dessa forma, os métodos: Transformada Discreta de Fourier, Método dos Mínimos Quadrados e Transformada Wavelet Discreta, nas versões recursivas e não-recursivas. Esses métodos foram submetidos a sinais sintéticos, a fim de verificar o comportamento diante dos testes propostos pela norma, avaliando o Total Vector Error, tempo de resposta e atraso e overshoot. Os algoritmos também foram embarcados em um hardware, denominado PC104, e avaliados de acordo com os sinais medidos pelo equipamento na saída analógica de um simulador em tempo real (Real Time Digital Simulator).
Resumo:
O presente trabalho propõe um processo para auxiliar a tarefa de implantação de controles de Cadeia Logística Segura para a importação e exportação de cargas conteinerizadas, transportadas pelo modal rodoviário. Está em consonância com a legislação brasileira atual, no que se refere à Receita Federal do Brasil e demais Órgãos Anuentes. Além disso, inclui, também, as novas diretrizes do Programa Brasileiro de Operador Econômico Autorizado que teve seu início na primeira quinzena de Dezembro de 2014, bem como os aspectos principais do quadro SAFE, da Organização Mundial das Aduanas (OMA) e do programa americano Customs-Trade Partnership Against Terrorism (C-TPAT). O processo proposto no trabalho contempla a instrumentação dos controles e seus principais pontos de integração de dados, estágio em que grande parte dos operadores econômicos atuais se encontra. A proposta justifica-se pela complexidade dos processos de cadeias logísticas, sua importância para o comércio exterior e, portanto, para a economia do país, que exigem um aperfeiçoamento constante para atender à competitividade crescente dos mercados, controlar e gerenciar riscos e incertezas dos tempos da globalização. A metodologia do trabalho de pesquisa constou de estudos sobre o significado de cadeia logística segura, legislações e normatizações existentes, principais tecnologias utilizadas no Brasil e no mundo e suas estratégias de integração de sistemas, com enfoque em alguns projetos de gestão já existentes no país. O porto de Santos foi tomado como campo principal de pesquisa. O trabalho evidenciou a importância da presença de três características fundamentais em um processo de cadeia logística segura: ser instrumentado, integrado e inteligente. Considera-se que, a partir do processo proposto, será possível aumentar o grau de inteligência de uma cadeia logística, de forma a gerenciar e mitigar os potenciais riscos de forma mais racional.
Resumo:
O trabalho trata do projeto e do desenvolvimento de um processador de baixo consumo de potência, de forma simplificada, explorando técnicas de microarquitetura, para atingir menor consumo de potência. É apresentada uma sequência lógica de desenvolvimento, a partir de conceitos e estruturas básicas, até chegar a estruturas mais complexas e, por fim, mostrar a microarquitetura completa do processador. Esse novo modelo de processador é comparado com estudos prévios de três processadores, sendo o primeiro modelo síncrono, o segundo assíncrono e o terceiro uma versão melhorada do primeiro modelo, que inclui minimizações de registradores e circuitos. Uma nova metodologia de criação de padring de microcontroladores, baseada em reuso de informações de projetos anteriores, é apresentada. Essa nova metodologia foi criada para a rápida prototipagem e para diminuir possíveis erros na geração do código do padring. Comparações de resultados de consumo de potência e área são apresentadas para o processador desenvolvido e resultados obtidos com a nova metodologia de geração de padring também são apresentados. Para o processador, um modelo, no qual se utilizam múltiplos barramentos para minimizar o número de ciclos de máquina por instrução, é apresentado. Também foram ressaltadas estruturas que podem ser otimizadas e circuitos que podem ser reaproveitados para diminuir a quantidade de circuito necessário na implementação. Por fim, a nova implementação é comparada com os três modelos anteriores; os ganhos obtidos de desempenho com a implementação dessas estruturas foram de 18% que, convertidos em consumo de potência, representam economia de 13% em relação ao melhor caso dos processadores comparados. A tecnologia utilizada no desenvolvimento dos processadores foi CMOS 250nm da TSMC.