Intervenções em centros urbanos e conflitos distributivos: modelos regulatórios, circuitos de valorização e estratégias discursivas

Este trabalho discute as transformações no modo de intervenção do Estado na produção do espaço urbano no capitalismo contemporâneo a partir de uma reflexão sobre as políticas de revitalização de centros urbanos e os conflitos de natureza distributiva relacionados a esses projetos. Situando-se no campo do direito econômico, o trabalho explora as relações entre a acumulação capitalista e os padrões de intervenção do Estado sobre o espaço urbano a partir de diferentes níveis de análise, articulando elementos teóricos, jurídico-institucionais e empíricos. O processo de reestruturação do capitalismo que se iniciou nos anos 1970 teve desdobramentos relevantes no campo da regulação urbanística, desencadeando mudanças que atingiram suas funções e formas, e que perpassam diversas escalas geográficas. A ordem social e econômica que se configurou no capitalismo contemporâneo, marcada pela difusão de uma agenda política neoliberal e pela emergência de um regime de acumulação com dominância financeira, tem seus desdobramentos específicos na escala das cidades. Nesse contexto, as políticas urbanas passaram a ser progressivamente norteadas por uma racionalidade pragmática e empresarial, fechando-se à influência de esferas democráticas e desviando-se da institucionalização de compromissos redistributivos. Essa mudança qualitativa é mediada por formas institucionais e arranjos regulatórios que não se limitam à escala urbana e ao direito urbanístico propriamente dito, perpassando normas que regulam o regime jurídico da propriedade imobiliária e suas conexões com a esfera financeira, os padrões de financiamento das políticas urbanas, entre outras. A partir de um estudo sobre o Projeto Porto Maravilha uma intervenção urbanística de grande porte, e amplamente conectada a fluxos econômicos globais, que está sendo implementada na cidade do Rio de Janeiro desde 2009 , desenvolvemos uma reflexão sobre alguns vetores de mudança no papel exercido pelo Estado nos processos de urbanização. Este trabalho apresenta duas hipóteses articuladas. A primeira é a de que os padrões de regulação urbanística que emergiram no capitalismo contemporâneo não são meros reflexos de transformações mais abrangentes, mas sim fatores constitutivos dessas mudanças. A segunda a é de que as políticas de revitalização de centros urbanos agem como vetores de aprofundamento das conexões entre dinâmicas locais e processos globais, e também como incubadoras de novos padrões de regulação urbanística.

Aplicação de sistema especialista para localização de defeitos em redes de distribuição.

Com o objetivo de orientar e agilizar a busca do local de curto circuitos em redes primárias aéreas de distribuição de energia, esta pesquisa propõe uma metodologia para localização de áreas com maior probabilidade de ser sede do defeito, utilizando variáveis Heurísticas. A metodologia Heurística se aplica em problemas que envolvem variáveis com incertezas, que podem ser avaliadas por meio de recursos empíricos e na experiência de especialistas. Dentre as variáveis influentes no cálculo de curto circuito, foram consideradas como mais relevantes: a resistência de defeito, a tensão pré falta, a impedância do sistema equivalente a montante da subestação e a impedância da rede. A metodologia proposta se fundamenta no conhecimento das correntes e tensões oscilografadas no barramento da subestação por ocasião da ocorrência de um curto circuito e, por outro lado no pré-calculo de correntes de curto circuito heurísticas ao longo da rede. No âmbito da pesquisa foram realizados testes de campo para levantamento da variável heurística resistência de defeito, resumidos neste texto e documentados no CD - ROM em anexo. Foi desenvolvido um software que permitiu a efetiva aplicação da proposta desta pesquisa em vários alimentadores de uma Distribuidora, cujos resultados comprovaram a eficiência da metodologia.

Atenuação de vibrações em pás de helicópteros utilizando circuito piezelétrico semi-passivo

O uso de materiais inteligentes em problemas de controle de vibração tem sido investigado em diversas pesquisas ao longo dos últimos anos. Apesar de que diferentes materiais inteligentes estão disponíveis, o piezelétrico tem recebido grande atenção devido à facilidade de uso como sensores, atuadores, ou ambos simultaneamente. As principais técnicas de controle usando materiais piezoelétricos são os ativos e passivos. Circuitos piezelétricos passivos são ajustados para uma frequência específica e, portanto, a largura de banda efetiva é pequena. Embora os sistemas ativos possam apresentar um bom desempenho no controle de vibração, a quantidade de energia externa e hardware adicionado são questões importantes. As técnicas SSD (Synchronized Switch Damping) foram desenvolvidas como uma alternativa aos controladores passivos e controladores ativos de vibração. Elas podem ser técnicas semi-ativas ou semi-passivas que introduzem um tratamento não linear na tensão elétrica proveniente do material piezelétrico e induz um aumento na conversão de energia mecânica para energia elétrica e, consequentemente, um aumento no efeito de amortecimento. Neste trabalho, o controle piezoelétrico semi-passivo de uma pá piezelétrica engastada é apresentado e comparado com outros controladores. O modelo não linear electromecânico de uma pá com piezocerâmicas incorporados é determinado com base no método variacional-assintótico (VAM). O sistema rotativo acoplado não linear é resolvido no domínio do tempo, utilizando um método de integração alfa-generalizado afim de garantir a estabilidade numérica. As simulações são realizadas para uma vasta gama de velocidades de rotação. Em primeiro lugar, um conjunto de resistências (variando desde a condição de curto-circuito para a condição de circuito aberto) é considerada. O efeito da resistência ótima (que resulta em máximo amortecimento) sobre o comportamento do sistema é investigado para o aumento da velocidade de rotação. Mais tarde, a técnica SSDS é utilizada para amortecer as oscilações da pá com o aumento da velocidade de rotação. Os resultados mostram que a técnica SSDS pode ser um método útil para o controle de vibrações de vigas rotativas não lineares, tais como pás de helicóptero.

Projeto e desenvolvimento de uma arquitetura de baixo consumo de potência para microprocessadores.

O trabalho trata do projeto e do desenvolvimento de um processador de baixo consumo de potência, de forma simplificada, explorando técnicas de microarquitetura, para atingir menor consumo de potência. É apresentada uma sequência lógica de desenvolvimento, a partir de conceitos e estruturas básicas, até chegar a estruturas mais complexas e, por fim, mostrar a microarquitetura completa do processador. Esse novo modelo de processador é comparado com estudos prévios de três processadores, sendo o primeiro modelo síncrono, o segundo assíncrono e o terceiro uma versão melhorada do primeiro modelo, que inclui minimizações de registradores e circuitos. Uma nova metodologia de criação de padring de microcontroladores, baseada em reuso de informações de projetos anteriores, é apresentada. Essa nova metodologia foi criada para a rápida prototipagem e para diminuir possíveis erros na geração do código do padring. Comparações de resultados de consumo de potência e área são apresentadas para o processador desenvolvido e resultados obtidos com a nova metodologia de geração de padring também são apresentados. Para o processador, um modelo, no qual se utilizam múltiplos barramentos para minimizar o número de ciclos de máquina por instrução, é apresentado. Também foram ressaltadas estruturas que podem ser otimizadas e circuitos que podem ser reaproveitados para diminuir a quantidade de circuito necessário na implementação. Por fim, a nova implementação é comparada com os três modelos anteriores; os ganhos obtidos de desempenho com a implementação dessas estruturas foram de 18% que, convertidos em consumo de potência, representam economia de 13% em relação ao melhor caso dos processadores comparados. A tecnologia utilizada no desenvolvimento dos processadores foi CMOS 250nm da TSMC.

Aplicação de mapas auto-organizáveis na classificação de padrões de escoamento bifásico

O escoamento bifásico de gás-líquido é encontrado em muitos circuitos fechados que utilizam circulação natural para fins de resfriamento. O fenômeno da circulação natural é importante nos recentes projetos de centrais nucleares para a remoção de calor. O circuito de circulação natural (Circuito de Circulação Natural - CCN), instalado no Instituto de Pesquisas Energéticas e Nucleares, IPEN / CNEN, é um circuito experimento concebido para fornecer dados termo-hidráulicos relacionados com escoamento monofásico ou bifásico em condições de circulação natural. A estimativa de transferência de calor tem sido melhorada com base em modelos que requerem uma previsão precisa de transições de padrão de escoamento. Este trabalho apresenta testes experimentais desenvolvidos no CCN para a visualização dos fenômenos de instabilidade em ciclos de circulação natural básica e classificar os padrões de escoamento bifásico associados aos transientes e instabilidades estáticas de escoamento. As imagens são comparadas e agrupadas utilizando mapas auto-organizáveis de Kohonen (SOM), aplicados em diferentes características da imagem digital. Coeficientes da Transformada Discreta de Cossenos de Quadro Completo (FFDCT) foram utilizados como entrada para a tarefa de classificação, levando a bons resultados. Os protótipos de FFDCT obtidos podem ser associados a cada padrão de escoamento possibilitando uma melhor compreensão da instabilidade observada. Uma metodologia sistemática foi utilizada para verificar a robustez do método.

Estudo de transistores de tunelamento induzido por efeito de campo (TFET) construídos em nanofio.

Esse trabalho de mestrado teve como estudo o transistor Túnel-FET (TFET) fabricado em estrutura de nanofio de silício. Este estudo foi feito de forma teórica (simulação numérica) e experimental. Foram estudadas as principais características digitais e analógicas do dispositivo e seu potencial para uso em circuitos integrados avançados para a próxima década. A análise foi feita através da extração experimental e estudo dos principais parâmetros do dispositivo, tais como inclinação de sublimiar, transcondutância (gm), condutância de saída (gd), ganho intrínseco de tensão (AV) e eficiência do transistor. As medidas experimentais foram comparadas com os resultados obtidos pela simulação. Através do uso de diferentes parâmetros de ajuste e modelos de simulação, justificou-se o comportamento do dispositivo observado experimentalmente. Durante a execução deste trabalho estudou-se a influência da escolha do material de fonte no desempenho do dispositivo, bem como o impacto do diâmetro do nanofio nos principais parâmetros analógicos do transistor. Os dispositivos compostos por fonte de SiGe apresentaram valores maiores de gm e gd do que aqueles compostos por fonte de silício. A diferença percentual entre os valores de transcondutância para os diferentes materiais de fonte variou de 43% a 96%, sendo dependente do método utilizado para comparação, e a diferença percentual entre os valores de condutância de saída variou de 38% a 91%. Observou-se também uma degradação no valor de AV com a redução do diâmetro do nanofio. O ganho calculado a partir das medidas experimentais para o dispositivo com diâmetro de 50 nm é aproximadamente 45% menor do que o correspondente ao diâmetro de 110 nm. Adicionalmente estudou-se o impacto do diâmetro considerando diferentes polarizações de porta (VG) e concluiu-se que os TFETs apresentam melhor desempenho para baixos valores de VG (houve uma redução de aproximadamente 88% no valor de AV com o aumento da tensão de porta de 1,25 V para 1,9 V). A sobreposição entre porta e fonte e o perfil de dopantes na junção de tunelamento também foram analisados a fim de compreender qual combinação dessas características resultariam em um melhor desempenho do dispositivo. Observou-se que os melhores resultados estavam associados a um alinhamento entre o eletrodo de porta e a junção entre fonte e canal e a um perfil abrupto de dopantes na junção. Por fim comparou-se a tecnologia MOS com o TFET, obtendo-se como resultado um maior valor de AV (maior do que 40 dB) para o TFET.

Estudo e aplicação de guias de ondas integrados ao substrato em frequências de micro-ondas.

Esse trabalho de pesquisa apresenta um estudo detalhado sobre guias de ondas integrados ao substrato (SIW) operando em frequências de micro-ondas com base na teoria de guias de ondas retangulares (RWG). O estudo sobre guias SIW associa equações apresentadas na literatura e utiliza simulações eletromagnéticas para desenvolver um procedimento de projeto bem definido. É considerada a integração entre guias SIW e linhas de transmissão de microfita, projetando-se transições entre essas duas estruturas com o propósito de prover casamento de impedância e de viabilizar a caracterização em frequências de micro-ondas. São apresentadas considerações sobre processos de fabricação de circuitos SIW em substratos constituídos por laminados de alta frequência. Uma vez estabelecidos os procedimentos de fabricação e os critérios de projeto, a tecnologia SIW é aplicada ao projeto de três guias de ondas SIW nas bandas S e X, que foram fabricados empregando laminados de alta-frequência. Foram projetados dois filtros SIW passa-faixa empregando cavidades ressonantes e postes metálicos indutivos. Os dois filtros operam na frequência central de 10,61 GHz, sendo que um deles tem banda de passagem de 7,5%e é de 3ª ordem e o outro filtro tem banda de passagem de 15%, sendo de 5ª ordem. Foram realizadas comparações entre o desempenho simulado e experimental das estruturas SIW projetadas. Os resultados de simulações eletromagnéticas e experimentais demonstraram boa concordância. Os projetos em tecnologia SIW apresentados neste trabalho de pesquisa possuem perdas de retorno melhores que 10 dB na banda de operação e perdas por inserção de 1,0 dB a 1,5 dB. É apresentada a análise da sensibilidade do desempenho dos guias de ondas e filtros SIW projetados a desvios dimensionais típicos do processo de fabricação por microfresagem mecânica. Com os resultados experimentais e de simulação foi possível validar os procedimentos de projeto e de fabricação de circuitos SIW operando em frequências de micro-ondas.

Noise and PSRR improvement technique for TPC readout front-end in CMOS. technology.

ALICE is one of four major experiments of particle accelerator LHC installed in the European laboratory CERN. The management committee of the LHC accelerator has just approved a program update for this experiment. Among the upgrades planned for the coming years of the ALICE experiment is to improve the resolution and tracking efficiency maintaining the excellent particles identification ability, and to increase the read-out event rate to 100 KHz. In order to achieve this, it is necessary to update the Time Projection Chamber detector (TPC) and Muon tracking (MCH) detector modifying the read-out electronics, which is not suitable for this migration. To overcome this limitation the design, fabrication and experimental test of new ASIC named SAMPA has been proposed . This ASIC will support both positive and negative polarities, with 32 channels per chip and continuous data readout with smaller power consumption than the previous versions. This work aims to design, fabrication and experimental test of a readout front-end in 130nm CMOS technology with configurable polarity (positive/negative), peaking time and sensitivity. The new SAMPA ASIC can be used in both chambers (TPC and MCH). The proposed front-end is composed of a Charge Sensitive Amplifier (CSA) and a Semi-Gaussian shaper. In order to obtain an ASIC integrating 32 channels per chip, the design of the proposed front-end requires small area and low power consumption, but at the same time requires low noise. In this sense, a new Noise and PSRR (Power Supply Rejection Ratio) improvement technique for the CSA design without power and area impact is proposed in this work. The analysis and equations of the proposed circuit are presented which were verified by electrical simulations and experimental test of a produced chip with 5 channels of the designed front-end. The measured equivalent noise charge was <550e for 30mV/fC of sensitivity at a input capacitance of 18.5pF. The total core area of the front-end was 2300?m × 150?m, and the measured total power consumption was 9.1mW per channel.

Sistema especialista para análise pós-evento da proteção em subestações distribuidoras.

É importante que as redes elétricas tenham altos índices de confiabilidade, de forma a se manter a agilidade e a manutenção ideais para um melhor funcionamento. Por outro lado, o crescimento inesperado da carga, falhas em equipamentos e uma parametrização inadequada das funções de proteção tornam a análise de eventos de proteção mais complexas e demoradas. Além disso, a quantidade de informações que pode ser obtida de relés digitais modernos tem crescido constantemente. Para que seja possível uma rápida tomada de decisão e manutenção, esse projeto de pesquisa teve como objetivo a implementação de um sistema completo de diagnóstico que é ativado automaticamente quando um evento de proteção ocorrer. As informações a serem analisadas são obtidas de uma base de dados e de relés de proteção, via protocolo de comunicação IEC 61850 e arquivos de oscilografia. O trabalho aborda o sistema Smart Grid completo incluindo: a aquisição de dados nos relés, detalhando o sistema de comunicação desenvolvido através de um software com um cliente IEC61850 e um servidor OPC e um software com um cliente OPC, que é ativado por eventos configurados para dispará-lo (por exemplo, atuação da proteção); o sistema de pré-tratamento de dados, onde os dados provenientes dos relés e equipamentos de proteção são filtrados, pré-processados e formatados; e o sistema de diagnóstico. Um banco de dados central mantém atualizados os dados de todas essas etapas. O sistema de diagnóstico utiliza algoritmos convencionais e técnicas de inteligência artificial, em particular, um sistema especialista. O sistema especialista foi desenvolvido para lidar com diferentes conjuntos de dados de entrada e com uma possível falta de dados, sempre garantindo a entrega de diagnósticos. Foram realizados testes e simulações para curtos-circuitos (trifásico, dupla-fase, dupla-fase-terra e fase-terra) em alimentadores, transformadores e barras de uma subestação. Esses testes incluíram diferentes estados do sistema de proteção (funcionamento correto e impróprio). O sistema se mostrou totalmente eficaz tanto no caso de disponibilidade completa quanto parcial de informações, sempre fornecendo um diagnóstico do curto-circuito e analisando o funcionamento das funções de proteção da subestação. Dessa forma, possibilita-se uma manutenção muito mais eficiente pelas concessionárias de energia, principalmente no que diz respeito à prevenção de defeitos em equipamentos, rápida resposta a problemas, e necessidade de reparametrização das funções de proteção. O sistema foi instalado com sucesso em uma subestação de distribuição da Companhia Paulista de Força e Luz.

Modelagem e simulação de redes em chip sem fio.

O paradigma das redes em chip (NoCs) surgiu a fim de permitir alto grau de integração entre vários núcleos de sistemas em chip (SoCs), cuja comunicação é tradicionalmente baseada em barramentos. As NoCs são definidas como uma estrutura de switches e canais ponto a ponto que interconectam núcleos de propriedades intelectuais (IPs) de um SoC, provendo uma plataforma de comunicação entre os mesmos. As redes em chip sem fio (WiNoCs) são uma abordagem evolucionária do conceito de rede em chip (NoC), a qual possibilita a adoção dos mecanismos de roteamento das NoCs com o uso de tecnologias sem fio, propondo a otimização dos fluxos de tráfego, a redução de conectores e a atuação em conjunto com as NoCs tradicionais, reduzindo a carga nos barramentos. O uso do roteamento dinâmico dentro das redes em chip sem fio permite o desligamento seletivo de partes do hardware, o que reduz a energia consumida. Contudo, a escolha de onde empregar um link sem fio em uma NoC é uma tarefa complexa, dado que os nós são pontes de tráfego os quais não podem ser desligados sem potencialmente quebrar uma rota preestabelecida. Além de fornecer uma visão sobre as arquiteturas de NoCs e do estado da arte do paradigma emergente de WiNoC, este trabalho também propõe um método de avaliação baseado no já consolidado simulador ns-2, cujo objetivo é testar cenários híbridos de NoC e WiNoC. A partir desta abordagem é possível avaliar diferentes parâmetros das WiNoCs associados a aspectos de roteamento, aplicação e número de nós envolvidos em redes hierárquicas. Por meio da análise de tais simulações também é possível investigar qual estratégia de roteamento é mais recomendada para um determinado cenário de utilização, o que é relevante ao se escolher a disposição espacial dos nós em uma NoC. Os experimentos realizados são o estudo da dinâmica de funcionamento dos protocolos ad hoc de roteamento sem fio em uma topologia hierárquica de WiNoC, seguido da análise de tamanho da rede e dos padrões de tráfego na WiNoC.