基于TMS320VC5402控制系统并行引导方式设计

介绍了TMS320VC5402并行Bootloader的原理。为实现脱机运行,充分利用其片内掩膜ROM带有一个引导装载程序Bootloader,实现对用户程序的并行引导装载。同时采用CPLD编程技术提供了一种实用的扩展存储器设计方案。

基于现场可编程门阵列的束流快引出控制系统设计

为实现兰州重离子冷却储存环主环束流的快引出,采用一种基于现场可编程门阵列(FPGA)的引出控制系统。在FPGA单元设计中,采用数字倍频技术来实现对Kicker磁铁在1个高频周期内充放电时间的精度控制。经测试,该控制系统对存储环中运行束流位置的跟踪可调节时间步长为5 ns。当高频频率为1.4 MHz时,在0~360°范围内可实现约2.5°相位精度的Kicker触发。

HIRFL—CSR数字电源控制模块的设计

介绍了一种基于TMS320C6713和FPGA的数字电源控制模块,给出了模块的硬件组成和软件设计。该模块作为一种通用的控制平台,可以根据现场需要来设置相应的参数,实现直流/脉冲电源的控制。测试表明该模块有很高的控制精度,处理能力强,便于网络控制。

基于DSP的电源测试系统的设计与实现

讨论了兰州CSR脉冲电源的测试系统,它基于TI公司的C6000系列的DSP。通过通用串口,把原始数据由PC传输到DSP,由DSP对接收到的数据进行差值,形成波形输出数据,通过FPGA来控制DAC的输出。

基于ARM920T的HIRFL-CSR前端总线控制器FBC-01

本文论述用于兰州重离子加速器冷却存储环(HIRFL-CSR)控制系统的前端总线系统控制器FBC-01的硬件设计。该控制器是基于0.8mmBGA封装的AT91RM9200(ARM9)处理器,运行嵌入式LINUX操作系统。控制器可以连接标准的VGA显示器、键盘、鼠标,具有通用的10M/100M以太网接口、USB接口、RS-232接口、485接口、CANBUS接口。可以带SD卡、CF卡存储器。该控制器采用现场可编程的FPGA器件设计背板接口,并采用具有64mA高驱动能力的总线驱动器,不仅符合VME规范的电气要求,而且具有灵活的接口信号定义可编程能力,是HIRFL-CSR控制系统的关键部件。

基于嵌入式微机的智能型CAMAC机箱控制器

介绍一个采用嵌入式微机和FPGA与CPLD技术的通用性CAMAC机箱控制器,它具有三种灵活的数据接口方式;以太网、PCI和VSB。通过以太网连接可以实现灵活的远程数据获取与控制,通过PCI和VSB连接可以组成多机箱高数据流数据获取与控制系统。

用于核反应测量的脉冲波形数字甄别系统设计方案

针对核物理实验对核反应测量脉冲波形甄别系统的性能要求,提出了基于多片高速A/D和高端FPGA的数字化脉冲波形甄别系统设计方案。高速A/D完成对探测器输出波形信号的数字化,而后通过可编程的方式在FPGA内部采用先进的数字信号处理算法完成对信号的甄别,可以解决模拟电子线路对超大信号难以处理的问题,进而对探测器输出不同粒子特征进行准确提取,实现准确实时地触发高速数据采集主板系统。

同步加速器高频系统前端控制器改进设计；Improvement Design of RF Front-end Controller for Synchrotron RF System

介绍了在CSR同步加速器高频控制系统改进项目中,高频前端控制器的改进设计。根据系统改进的具体要求,采用DSP+FPGA双电路板的体系结构,对高频前端控制器各个部分做了详细的设计,并给出了具体的资源消耗结果和设计图。

基于P2P技术的CSRe冷却装置控制系统设计；Design of Control System for CSRe Cooling Equipment Based on P2P Technology

HIRFL-CSR工程对CSRe冷却装置电子冷却部分的控制系统在实时性和可靠性方面提出了非常高的要求。电子冷却工作环境复杂,各种干扰难以预测。从电子冷却的控制系统改进出发,以实现电子冷却的自动调束为目标,以高端FPGA和ARM嵌入式系统为基础,采用P2P通讯技术和神经元网络算法来实现对电子冷却的自动控制。该控制系统对电子冷却控制的完善提供了先进的硬件平台和软件实现方案。

HIRFL-CSR电源数字控制系统硬件平台设计

论述用于兰州重离子加速器冷却存储环(HIRFL-CSR)磁铁电源控制系统的数字控制系统硬件平台设计。该系统基于1mmBGA封装的ALTER corporation的cycloneⅢFPGA芯片,嵌入运行数字调节器软件算法,满足了针对具体被控对象参数要求的调节控制。用ARM(Advanced RISC Machines)作调节控制系统的核心处理器,完成系统的多线程任务处理;同时嵌入千兆光纤接口,实现外接DSP板处理数据的直接传输,提高了系统的实时性。该硬件平台实现了HIRFL-CSR电源系统的稳定、可靠和实时控制。

HIRFL-CSR Kicker电源控制器的设计

在HIRFL-CSR（兰州重离子冷却储存环）电源控制系统中，Kicker电源需要控制器提供高压充电电压基准电压信号和触发信号,采集基准电压信号，将电源充电电压与期望值进行比较，如果有偏差，则进行修正，使实际值与期望值一致。为Kicker电源设计的电源控制器采用DSP作为处理器，采用串行DAC为电源提供基准电压波形，基准电压信号回读用并行ADC来完成。论文首先简要介绍了Kicker电源系统，根据控制器的设计要求，选用TI公司的TMS320VC5402芯片，给出了控制器的总体设计。其次，具体介绍了TMS320VC5402的结构、外围设备，给出了电路设 计原理图，以及与存储器连接电路图，并分别介绍了硬件系统各个部分的电路设计以及FPGA部分设计。再次，介绍了DSP编程环境CCS，给出了FLASH擦写过程以及二次下载原理，并详细论述了基准电压信号发送的编写，并对回读的基准电压信号进行了滤波处理。最后，对电源控制器的设计进行了总结。论文完成了Kicker磁铁电源控制器的硬件设计和底层软件设计，为以后在该硬件平台上下一步工作打下了坚实的基础

CSRm高频系统控制器

HIRFL-CSR（Heavy Ion Research Facility at LanZhou-Cooling Storage Ring兰州重离子冷却储存环）是国家重大科学工程，其控制系统是一个庞大的系统，由许多分控制系统组成，高频系统是其重要组成部分之一。加速器的加速过程都是由高频系统来完成的。由于高频控制系统的控制对象就是高频腔体，控制系统的稳定性和输出频率的精确性将直接影响到加速器系统的正常工作，而对于高频系统的状态回读又直接决定了对于高频系统的远程监控能力，所以高频控制系统的设计非常重要。本设计基于现场可编程逻辑门阵列FPGA和数字信号专用处理器DSP搭建， 一方面可以完成从控制中心远程控制高频腔体，另一方面也可以完成对于当前状态的读取，所经过的通道也是多样化的，包括CPCI总线通信，CANBUS总线通信或者是485总线通信。本文的内容包括了1>对于高频控制系统控制对象的分析以及各种控制参数要求。2>组成此系统的硬件部分分析选择以及硬件系统的搭建过程。3>对FPGA和DSP进行程序设计的过程和方法。本文的价值不仅在于对高频系统的控制上，对于其他数据采集系统，远程控制系统以及总线通信和数据分析算法上也有着参考价值

CSR电源调节器硬件平台设计

HIRFL-CSR（Heavy Ion Research Facility at LanZhou-Cooling Storage Ring兰州重离子冷却储存环）是国家重大科学工程，其控制系统是一个庞大的系统，由许多分控制系统组成，磁场电源控制系统是CSR控制系统中很重要的一部分。加速器运行的所有过程都为电源所控制，所以我们的控制系统的直接控制对象就是磁场电源。为了保证CSR正常运行，控制过程波形的跟踪精度、速度和稳定度，是数字电源调节器的关键所在。电源控制系统以嵌入式处理器ARM、现场可编程门阵列FPGA为核心，实现了远程数据采集、网络通讯和自动控制等功能。本系统可以进行现场监控与调试，也可以通过集成的100Mbps以太网接口电路进行远程监测与控制，CSR上各处输出电压值和电源运行状态自动传送到中央控制中心，中控中心也可以发送命令查询当前电源设备状态和各种读数。本文主要介绍了基于ARM和FPGA的嵌入式电源控制系统的设计与实现。内容主要包括：(1)系统各部分硬件电路设计与电源控制功能实现 ，硬件系统调试 。(2)装载嵌入式Linux操作系统，测试平台接口信号，通过FPGA生成多路数字PWM波形。本文目的是解决CSR电源控制系统问题，但对于许多远程数据采集与控制等问题的解决有重要参考价值

基于嵌入式Linux系统的数字调节器

数字调节器这种控制策略广泛应用于兰州重离子加速器冷却储存环（HIRFL-CSR）电源控制系统及其他工业控制场合，它采用高速微处理器芯片和现场可编程门阵列，对电源的各项性能参数进行精确运算，以控制电源工作总过程。本论文的重点，是数字调节器上基于ARM9处理器和嵌入式Linux操作系统的嵌入式相关技术。论文深入剖析了AT91RM9200处理器和嵌入式Linux的体系结构，给出了引导装入程序Bootloader和Linux内核的启动分析以及移植到硬件平台的整个过程。实现了常见的嵌入式文件系统的移植，以及操作系统外部设备的FPGA驱动。最后通过图形用户接口的应用实现了数字调节器的基本功能

CSR数字高频分析系统的同步采样器HDL设计

本文主要阐述了CSR数字高频分析系统的同步采样器的研究、设计和实现，该分析系统是基于软件无线电技术构建的。 本文的创新点主要在于提出了一种很好的正交同步欠采样方法，这种基于软件无线电原理的I、Q两路正交同步的采样方法，主要利用了平方律部件、一阶环路滤波器和NCO来对I、Q两路采样触发脉冲上升沿的时间差进行闭环控制，从而实现对高频信号的数据采集和处理。这种方法降低了对AD芯片采样速率要求，同时也为后续的基带信号处理提供了方便。 在整个同步采样系统的实现过程中我采用了功能强大的Matlab7.0作为通信算法的仿真平台，选用了AD6645、StratixIIEP2S60和DSP6416作为主要的硬件平台，并在SynaptiCAD和ModelSim中做出了FPGA的HDL程序设计及波形实现