Hardware basado en FPGA para síntesis de audio mediante muestras grabadas y control MIDI

El objetivo de este proyecto es desarrollar una plataforma hardware capaz de sintetizar sonidos a partir de fragmentos grabados, y de ser controlado mediante un dispositivo MIDI. Para ello se utilizará: - una placa de prototipado que incluye un dispositivo programable (FPGA) y un CODEC para la grabación/reproducción de audio digital. - un teclado MIDI.

Marco-reloj-despertador basado en FPGA

Gordon E. Moore, cofundador de Intel, predijo en una publicación del año 1965 que aproximadamente cada dos años se duplicaría el número de transistores presentes en un circuito integrado, debido a las cada vez mejores tecnologías presentes en el proceso de elaboración [1]. A esta ley se la conoce como Ley de Moore y su cumplimiento se ha podido constatar hasta hoy en día. Gracias a ello, con el paso del tiempo cada vez se presentan en el mercado circuitos integrados más potentes, con mayores prestaciones para realizar tareas cada vez más complejas. Un tipo de circuitos integrados que han podido evolucionar de forma importante son los dispositivos de lógica programable, circuitos integrados que permiten implementar sobre ellos las funciones lógicas deseadas. Hasta hace no muchos años, dichos dispositivos eran capaces de incorporar circuitos compuestos por unas pocas funciones lógicas, pero gracias al proceso de miniaturización predicho por la Ley de Moore, hoy en día son capaces de implementar circuitos tan complejos como puede ser un microprocesador; dichos dispositivos reciben el nombre de FPGA, siglas de Field Programmable Gate Array. El presente proyecto tiene como objetivo construir un marco de fotos digital con reloj y despertador programable, valiéndose para ello de la FPGA Cyclone II de Altera y una pantalla táctil de la casa Terasic. Con este fin, se documentará en primera instancia los dispositivos a utilizar con sus características y posibilidades que plantean, para pasar posteriormente al diseño de la aplicación y su implementación e integración en la placa para comprobar su correcto funcionamiento.

Sintesi hidrotermal bidezko titanio dioxidozko nanohodien lorpena

[EUS] Gaur egun nanozientzia zientzia eta teknologia arlo guztietara zabaldu da, gizarte garapenean eragin handia izan du. Ikerkuntza arlo guztietara zabaldu da ezinezkoak ziruditen erronkak argitu eta ezezagunak ditugun ezagutzak garatzeko asmoz. Lan honetan TiO2 nanohagatxoen sintesia burutu da metodo hidrotermala erabiliz. Sintesi baldintzek lortutako produktuaren egituran eta forman duten eragina kontuan harturik, sintesia gertatzeko ezinbestekoak diren pHa, tenperatura eta denbora aztertu dira. Ondoren, tratamendu kimiko eta termiko ezberdinen bidez konposizio eta egitura ezberdinak lor daitezkeela frogatu da. Bereziki, surfaktante eta pHaren arabera egitura ezberdinak lortzen direla ikusirik. Sintetizatutako laginen karakterizazioa burutzeko X izpien difrakzioa, transmisio bidezko mikroskopia elektronikoa, infragorri espektroskopia, eta termograbimetria teknikak erabili dira. Hauen bidez NaTi3O6·(OH)x·(H2O)y , (TiO2)x(H2O)y , anatasa eta rutilo faseak identifikatu dira, eta nanohagatxoen lodiera eta morfologia ezberdinak ikusi dira.

CdSe nanopartikulen sintesia eta gainazalaren funtzionalizazioa konposite nanoegieturatuen eraketarako

Ikerketa honen ardatza bi puntutan bana daiteke. Lehenengoa CdSe nanopartikulen sintesia, eta ondoren hauen funtzionalizazioa blokezko kopolimero bati gehitzean blokeetako batean hauen dispertsio egokia lortzeko. Horrela CdSe nanopartikulen kasuan ondoren aurkezten diren propietateetan tamainak duen garrantzia kontutan izanik, sintesi parametro ugari aztertu dira (egonkortzaile mota, pH eta Cd:Se erlazioa) nanopartikulen sintesia optimizatzeko,. honez gain, nanopartikularen gainazalean ondorengo eraldaketetarako egokia den talde funtzionala lortuaz. Behin nanopartikulen sintesia optimizatuta, hauen gainazala eraldatzeko teknika ezberdinak aztertu dira, ondoren blokezko kopolimeroei gehitzean nanokonpositeetan dispertsio onak lortzeko. Funtzionalizaziorako teknika ezberdinak erabili dira, hala nola amonio gatzekin eraldaketa edota grafting teknika ezberdinak (grafting from eta grafting through). Azken honen bitartez nanopartikulen dispertsio on bat lortu delarik blokezko kopolimero baten poliestireno fasean.Nanokonposite egokiak lorturik, hauen eta hauek osatzen dituzten nanopartikula eraldatuen propietate elektrostatikoak aztertu dira indar elektrostatikozko mikroskopia neurketa bidez.

Aprendizaje basado en proyectos en Diseño y Construcción de Sistemas Digitales

Duración (en horas): Más de 50 horas. Destinatario: Estudiante y Docente

Circuitos integrados reconfigurables de bajo consumo

El objetivo principal del trabajo es el diseño, utilizando técnicas de bajo consumo, del algoritmo de cifrado estándar AES (Advanced Encryption Standard) y su implementación sobre dispositivos reconfigurables, en particular sobre una FPGA.

Asymmetric organocatalytic cascade reactions

302 p. : gráf.

Atlantiar isurialdean landa garapena aukeran

[EUS] Artikulu honetan, (UPV/EHU) Geografia Lizenziaturako ikasleek burututako Landa Garapen Aurreproiektu batzuetatik ondorioztatzen diren emaitza nagusiak plazaratzen dira. Nahiz eta lan horien hasierako helburua erabat akademikoa izan, kanpo lanaren bidez lortutako datuen interesak sintesi txiki hau bultzatzen du.

Design, analysis and implementation of a versatile low level radio frequency system for accelerating cavities

179 p.

Kontrol esparruan ikasketa eta garapenerako oinarrizko ingurune praktiko, ireki eta askea

Embedded system design (VHDL description) based on Xilinx's Spartan3E Development Kit to perform real-time PID control and monitoring of DC motors.

Adaptive Scalable SVD Unit for Fast Processing of Large LSE Problems

Singular Value Decomposition (SVD) is a key linear algebraic operation in many scientific and engineering applications. In particular, many computational intelligence systems rely on machine learning methods involving high dimensionality datasets that have to be fast processed for real-time adaptability. In this paper we describe a practical FPGA (Field Programmable Gate Array) implementation of a SVD processor for accelerating the solution of large LSE problems. The design approach has been comprehensive, from the algorithmic refinement to the numerical analysis to the customization for an efficient hardware realization. The processing scheme rests on an adaptive vector rotation evaluator for error regularization that enhances convergence speed with no penalty on the solution accuracy. The proposed architecture, which follows a data transfer scheme, is scalable and based on the interconnection of simple rotations units, which allows for a trade-off between occupied area and processing acceleration in the final implementation. This permits the SVD processor to be implemented both on low-cost and highend FPGAs, according to the final application requirements.

Reloj basado en señales GPS con corrección digital para PTP-Master

[ES]este proyecto trata sobre el desarrollo de un core en una FPGA para conseguir, gracias a un módulo GPS, una referencia temporal precisa, necesaria para un equipo PTP master (IEEE-1588), a bajo coste y con calidad Grand Master.

Reloj basado en señales GPS con corrección por tensión para PTP-Master

[ES]El proyecto presentado a continuación muestra la elaboración de un core para ser embebido dentro de las denominadas FPGAs (Field Programmable Gate Array), cuya finalidad es la creación de una referencia temporal, en arquitectura de 64bits, gracias a un módulo GPS (Global Positioning System), lo más cercana posible al orden de las decenas de nano-segundos, para poder ser insertado en un equipo PTP-Master (Precision Time Protocol - Master) (IEEE (Institute of Electrical and Electronics Engineers) - 1588), a bajo coste y con calidad comparable a la de los dispositivos Grand Master.

Euskarazko ahozko grabazioen edukia egiaztatzeko sistema

[EU]Ahots teknologiaren garapenaren gorakadak, hizketan minusbaliotasunen bat duten pertsonen eguneroko bizitza ahalik eta erosoena egitearen saiakerarekin batera, Aholab ikerkuntza taldea ZURE TTS proiektua garatzera eraman du, proiektuaren helburua ahots minusbaliotasun batez jota dauden edo ahotsa guztiz galdu duten pertsonentzat hizketa sintetizadore bat garatzea delarik. Ahots sintetizatua lortzeko, ahots emaileek grabatutako esaldiez osatutako ahots naturaleko corpus bat hartzen da oinarritzat. Sintesi prozesua ahalik eta kalitate altuenekoa izateko, nahitaezkoa da datu basean gordeta dagoen ahotsa egokia izatea, eta horregatik, burutuko den proiektuak grabazioen edukiaren egiaztatzaile bat garatzea du helburu, erabiltzaileak irakurritako esaldiak zuzenak diren edo ez egiaztatzen dituena, horrela ahots sintetizatuaren kalitatea bermatuz.

La estratigrafía analítica: 25 años de ensayo y aprendizaje en el análisis e interpretación del registro arqueológico

Homenaje a Georges Laplace, realizado en Vitoria-Gasteiz el 13,14 y 15 de noviembre de 2012. Edición a cargo de Aitor Calvo, Aitor Sánchez, Maite García-Rojas y Mónica Alonso-Eguíluz.