Proceso de creación del “Competitor and Market Report” para cubrir las necesidades de información de la alta dirección de Zurich Insurance Ltd.

Proceso del Competitor and Market Report para cubrir las necesidades de información de la Alta Dirección de Zurich Insurance plc, para la unidad de negocio Global Corporate (GC) en la región de Europa Medio Oriente y África (EMEA) “ El Competitor and Market Report surge de la situación de desinformación en la que los altos directivos y los representantes de CD&M GCiEMEA de cada país se encuentran. Este trabajo consiste en estudiar todo el proceso de creación del Competitor and Market Report, empezando por la identificación del problema, búsqueda de soluciones e implementación y puesta en marcha de la solución. Este proceso nos obligara a inventariar y analizar los estudios que hasta el momento la empresa de seguros Zurich Insurance Ltd, recibía procedentes de fuentes externas o de distintos departamentos que rara vez estaban coordinados en la producción de estos informes. Analizaremos cuales son las áreas de información que estos informes no cubren. El proceso nos obligara a realizar un trabajo de campo. Haremos entrevistas que nos ayudaran a comprender mejor las necesidades de información de los altos directivos. A partir de los resultados anteriores se justificará la creación del Competitor and Market Report, y se estudiará todo el proceso de creación y puesta en marcha de un informe que cubra las necesidades anteriores.

Adaptive Scalable SVD Unit for Fast Processing of Large LSE Problems

Singular Value Decomposition (SVD) is a key linear algebraic operation in many scientific and engineering applications. In particular, many computational intelligence systems rely on machine learning methods involving high dimensionality datasets that have to be fast processed for real-time adaptability. In this paper we describe a practical FPGA (Field Programmable Gate Array) implementation of a SVD processor for accelerating the solution of large LSE problems. The design approach has been comprehensive, from the algorithmic refinement to the numerical analysis to the customization for an efficient hardware realization. The processing scheme rests on an adaptive vector rotation evaluator for error regularization that enhances convergence speed with no penalty on the solution accuracy. The proposed architecture, which follows a data transfer scheme, is scalable and based on the interconnection of simple rotations units, which allows for a trade-off between occupied area and processing acceleration in the final implementation. This permits the SVD processor to be implemented both on low-cost and highend FPGAs, according to the final application requirements.

Biomimetic catalysts based on metalloporphyrin MOFs

Comunicación a congreso (póster): 12th European Biological Inorganic Chemistry Conference (EuroBIC 12) Zurich, August 24-28 2014.