Efficient Gate-tunable light-emitting device made of defective boron nitride nanotubes: from ultraviolet to the visible

Boron nitride is a promising material for nanotechnology applications due to its two-dimensional graphene-like, insulating, and highly-resistant structure. Recently it has received a lot of attention as a substrate to grow and isolate graphene as well as for its intrinsic UV lasing response. Similar to carbon, one-dimensional boron nitride nanotubes (BNNTs) have been theoretically predicted and later synthesised. Here we use first principles simulations to unambiguously demonstrate that i) BN nanotubes inherit the highly efficient UV luminescence of hexagonal BN; ii) the application of an external perpendicular field closes the electronic gap keeping the UV lasing with lower yield; iii) defects in BNNTS are responsible for tunable light emission from the UV to the visible controlled by a transverse electric field (TEF). Our present findings pave the road towards optoelectronic applications of BN-nanotube-based devices that are simple to implement because they do not require any special doping or complex growth

Multiple table factor analysis applied to the higher education competences

Due to the recent implantation of the Bologna process, the definition of competences in Higher Education is an important matter that deserves special attention and requires a detailed analysis. For that reason, we study the importance given to severa! competences for the professional activity and the degree to which these competences have been achieved through the received education. The answers include also competences observed in two periods of time given by individuals of multiple characteristics. In this context and in order to obtain synthesized results, we propose the use of Multiple Table Factor Analysis. Through this analysis, individuals are described by severa! groups, showing the most important variability factors of the individuals and allowing the analysis of the common structure ofthe different data tables. The obtained results will allow us finding out the existence or absence of a common structure in the answers of the various data tables, knowing which competences have similar answer structure in the groups of variables, as well as characterizing those answers through the individuals.

Adaptive Scalable SVD Unit for Fast Processing of Large LSE Problems

Singular Value Decomposition (SVD) is a key linear algebraic operation in many scientific and engineering applications. In particular, many computational intelligence systems rely on machine learning methods involving high dimensionality datasets that have to be fast processed for real-time adaptability. In this paper we describe a practical FPGA (Field Programmable Gate Array) implementation of a SVD processor for accelerating the solution of large LSE problems. The design approach has been comprehensive, from the algorithmic refinement to the numerical analysis to the customization for an efficient hardware realization. The processing scheme rests on an adaptive vector rotation evaluator for error regularization that enhances convergence speed with no penalty on the solution accuracy. The proposed architecture, which follows a data transfer scheme, is scalable and based on the interconnection of simple rotations units, which allows for a trade-off between occupied area and processing acceleration in the final implementation. This permits the SVD processor to be implemented both on low-cost and highend FPGAs, according to the final application requirements.

Reloj basado en señales GPS con corrección por tensión para PTP-Master

[ES]El proyecto presentado a continuación muestra la elaboración de un core para ser embebido dentro de las denominadas FPGAs (Field Programmable Gate Array), cuya finalidad es la creación de una referencia temporal, en arquitectura de 64bits, gracias a un módulo GPS (Global Positioning System), lo más cercana posible al orden de las decenas de nano-segundos, para poder ser insertado en un equipo PTP-Master (Precision Time Protocol - Master) (IEEE (Institute of Electrical and Electronics Engineers) - 1588), a bajo coste y con calidad comparable a la de los dispositivos Grand Master.

Análisis de proteínas implicadas en autofagia: Estudios biofísicos de complejos lípido-proteína

En este trabajo nos planteamos avanzar en el conocimiento acerca de los mecanismos de autofagia. Para ello, purificamos GATE G116C, GABARAP G116C y LC3 G120C, las tres proteínas homólogas de Atg8 a las que se les ha modificado la glicina C-terminal por una cisteína terminal, que es capaz de unirse al lípido comercial DPPE-MBP. Así, mediante ensayos de agregación y de fusión en LUVs, y de agregación en GUVs, concluimos que estas tres proteínas son capaces de inducir por sí mismas agregación vesicular in vitro.

Digital-Analog Quantum Simulation of Spin Systems in Trapped Ions

65 p.

Marco-reloj-despertador basado en FPGA

Gordon E. Moore, cofundador de Intel, predijo en una publicación del año 1965 que aproximadamente cada dos años se duplicaría el número de transistores presentes en un circuito integrado, debido a las cada vez mejores tecnologías presentes en el proceso de elaboración [1]. A esta ley se la conoce como Ley de Moore y su cumplimiento se ha podido constatar hasta hoy en día. Gracias a ello, con el paso del tiempo cada vez se presentan en el mercado circuitos integrados más potentes, con mayores prestaciones para realizar tareas cada vez más complejas. Un tipo de circuitos integrados que han podido evolucionar de forma importante son los dispositivos de lógica programable, circuitos integrados que permiten implementar sobre ellos las funciones lógicas deseadas. Hasta hace no muchos años, dichos dispositivos eran capaces de incorporar circuitos compuestos por unas pocas funciones lógicas, pero gracias al proceso de miniaturización predicho por la Ley de Moore, hoy en día son capaces de implementar circuitos tan complejos como puede ser un microprocesador; dichos dispositivos reciben el nombre de FPGA, siglas de Field Programmable Gate Array. El presente proyecto tiene como objetivo construir un marco de fotos digital con reloj y despertador programable, valiéndose para ello de la FPGA Cyclone II de Altera y una pantalla táctil de la casa Terasic. Con este fin, se documentará en primera instancia los dispositivos a utilizar con sus características y posibilidades que plantean, para pasar posteriormente al diseño de la aplicación y su implementación e integración en la placa para comprobar su correcto funcionamiento.

Generación automática de VHDL mediante Simulink HDL coder y aplicación al procesado de señales

Gordon E. Moore, co-fundador de Intel, predijo en una publicación del año 1965 que aproximadamente cada dos años se duplicaría el número de transistores presentes en un circuito integrado, debido a las cada vez mejores tecnologías presentes en el proceso de elaboración. A esta ley se la conoce como Ley de Moore y su cumplimiento se ha podido constatar hasta hoy en día. Gracias a ello, con el paso del tiempo cada vez se presentan en el mercado circuitos integrados más potentes, con mayores prestaciones para realizar tareas cada vez más complejas. Un tipo de circuitos integrados que han podido evolucionar de forma importante por dicho motivo, son los dispositivos de lógica programable, circuitos integrados que permiten implementar sobre ellos las funciones lógicas que desee implementar el usuario. Hasta hace no muchos años, dichos dispositivos eran capaces de implementar circuitos compuestos por unas pocas funciones lógicas, pero gracias al proceso de miniaturización predicho por la Ley de Moore, hoy en día son capaces de implementar circuitos tan complejos como puede ser un microprocesador; dichos dispositivos reciben el nombre de FPGA, siglas de Field Programmable Gate Array. Debido a la mayor capacidad y por lo tanto a diseños más complejos implementados sobre las FPGA, en los últimos años han aparecido herramientas cuyo objetivo es hacer más fácil el proceso de ingeniería dentro de un desarrollo en este tipo de dispositivos, como es la herramienta HDL Coder de la compañía MathWorks, creadores también Matlab y Simulink, unas potentes herramientas usadas ampliamente en diferentes ramas de la ingeniería. El presente proyecto tiene como objetivo evaluar el uso de dicha herramienta para el procesado digital de señales, usando para ello una FPGA Cyclone II de la casa Altera. Para ello, se empezará analizando la herramienta escogida comparándola con herramientas de la misma índole, para a continuación seleccionar una aplicación de procesado digital de señal a implementar. Tras diseñar e implementar la aplicación escogida, se deberá simular en PC para finalmente integrarla en la placa de evaluación seleccionada y comprobar su correcto funcionamiento. Tras analizar los resultados de la aplicación de implementada, concretamente un analizador de la frecuencia fundamental de una señal de audio, se ha comprobado que la herramienta HDL Coder, es adecuada para este tipo de desarrollos, facilitando enormemente los procesos tanto de implementación como de validación gracias al mayor nivel de abstracción que aporta.

Relativistic force between fast electrons and planar targets

The full retarded electromagnetic force experienced by swift electrons moving parallel to planar boundaries is revisited, for both metallic and dielectric targets, with special emphasis on the consequences in electron microscopy experiments. The focus is placed on the sign of the transverse force experienced by the electron beam as a function of the impact parameter. For point probes, the force is found to be always attractive. The contribution of the induced magnetic field and the causality requirements of the target dielectric response, given by the Kramers-Kronig (K-K) relations, prove to be crucial issues at small impact parameters. For spatially extended probes, repulsive forces are predicted for close trajectories, in agreement with previous works. The force experienced by the target is also explored, with the finding that in insulators, the momentum associated to Cherenkov radiation (CR) is relevant at large impact parameters.

Response of the topological surface state to surface disorder in TlBiSe2

Through a combination of experimental techniques we show that the topmost layer of the topological insulator TlBiSe2 as prepared by cleavage is formed by irregularly shaped Tl islands at cryogenic temperatures and by mobile Tl atoms at room temperature. No trivial surface states are observed in photoemission at low temperatures, which suggests that these islands cannot be regarded as a clear surface termination. The topological surface state is, however, clearly resolved in photoemission experiments. This is interpreted as direct evidence of its topological self-protection and shows the robust nature of the Dirac cone-like surface state. Our results can also help explain the apparent mass acquisition in S-doped TlBiSe2.