Configuración de una red de sensores inalámbricos para adquisición de datos en tiempo real. Acondicionamiento y procesado de señales mediante FPGAs.

El análisis de las vibraciones es utilizado comúnmente en el mantenimiento de los motores. Es por ello que en la industria resulta imprescindible la monitorización de todas las máquinas que estén en funcionamiento; ya que el fallo de uno de los equipos puede causar grandes pérdidas. La adquisición de las vibraciones mediante una red de sensores y el posterior procesado de datos permiten monitorizar en tiempo real el estado de cada uno de los motores. Este trabajo tiene como objetivo diseñar e implementar un sistema para la medición de vibraciones y su posterior procesado para el análisis de los datos en el dominio de la frecuencia. La toma de datos éstos se realizará mediante una red de sensores inalámbricos, haciendo uso de un acelerómetro, y el procesado mediante una FPGA.

Máquinas de aprendizaje extremo para aplicaciones en ingeniería: implementaciones de alta velocidad sobre FPGAs

Los principales objetivos del presente trabajo son el estudio de las redes neuronales artificiales, los dispositivos reconfigurables de alta velocidad, como son las FPGAs, y su aplicación a un ejemplo concreto: el reconocimiento en tiempo real de diferentes tipos de suelo en imágenes de satélite. Con este fin se propone el diseño de una red neuronal y su implementación en un dispositivo de lógica programable usando el lenguaje de descripción del hardware VHDL (Very High Description Language). Otro de los objetivos del trabajo es conocer los entornos de desarrollo que los fabricantes de dispositivos de lógica programable ponen a disposición de los diseñadores y manejar herramientas de software matemático como Matlab.

Adaptive Scalable SVD Unit for Fast Processing of Large LSE Problems

Singular Value Decomposition (SVD) is a key linear algebraic operation in many scientific and engineering applications. In particular, many computational intelligence systems rely on machine learning methods involving high dimensionality datasets that have to be fast processed for real-time adaptability. In this paper we describe a practical FPGA (Field Programmable Gate Array) implementation of a SVD processor for accelerating the solution of large LSE problems. The design approach has been comprehensive, from the algorithmic refinement to the numerical analysis to the customization for an efficient hardware realization. The processing scheme rests on an adaptive vector rotation evaluator for error regularization that enhances convergence speed with no penalty on the solution accuracy. The proposed architecture, which follows a data transfer scheme, is scalable and based on the interconnection of simple rotations units, which allows for a trade-off between occupied area and processing acceleration in the final implementation. This permits the SVD processor to be implemented both on low-cost and highend FPGAs, according to the final application requirements.

Reloj basado en señales GPS con corrección por tensión para PTP-Master

[ES]El proyecto presentado a continuación muestra la elaboración de un core para ser embebido dentro de las denominadas FPGAs (Field Programmable Gate Array), cuya finalidad es la creación de una referencia temporal, en arquitectura de 64bits, gracias a un módulo GPS (Global Positioning System), lo más cercana posible al orden de las decenas de nano-segundos, para poder ser insertado en un equipo PTP-Master (Precision Time Protocol - Master) (IEEE (Institute of Electrical and Electronics Engineers) - 1588), a bajo coste y con calidad comparable a la de los dispositivos Grand Master.