Tools for mixed-criticality partitioned systems: partitioning algorithm and extensibility support

The development of mixed-criticality virtualized multicore systems poses new challenges that are being subject of active research work. There is an additional complexity: it is now required to identify a set of partitions, and allocate applications to partitions. In this job, a number of issues have to be considered, such as the criticality level of the application, security and dependability requirements, operating system used by the application, time requirements granularity, specific hardware needs, etc. MultiPARTES [6] toolset relies on Model Driven Engineering (MDE) [12], which is a suitable approach in this setting. In this paper, it is described the support provided for automatic system partitioning generation and toolset extensibility.

Run-Time Dynamically-Adaptable FPGA-Based Architecture for High-Performance Autonomous Distributed Systems

Esta tesis doctoral se enmarca dentro del campo de los sistemas embebidos reconfigurables, redes de sensores inal��mbricas para aplicaciones de altas prestaciones, y computaci��n distribuida. El documento se centra en el estudio de alternativas de procesamiento para sistemas embebidos aut��nomos distribuidos de altas prestaciones (por sus siglas en ingl��s, High-Performance Autonomous Distributed Systems (HPADS)), as�� como su evoluci��n hacia el procesamiento de alta resoluci��n. El estudio se ha llevado a cabo tanto a nivel de plataforma como a nivel de las arquitecturas de procesamiento dentro de la plataforma con el objetivo de optimizar aspectos tan relevantes como la eficiencia energ��tica, la capacidad de c��mputo y la tolerancia a fallos del sistema. Los HPADS son sistemas realimentados, normalmente formados por elementos distribuidos conectados o no en red, con cierta capacidad de adaptaci��n, y con inteligencia suficiente para llevar a cabo labores de prognosis y/o autoevaluaci��n. Esta clase de sistemas suele formar parte de sistemas m��s complejos llamados sistemas ciber-f��sicos (por sus siglas en ingl��s, Cyber-Physical Systems (CPSs)). Los CPSs cubren un espectro enorme de aplicaciones, yendo desde aplicaciones m��dicas, fabricaci��n, o aplicaciones aeroespaciales, entre otras muchas. Para el dise��o de este tipo de sistemas, aspectos tales como la confiabilidad, la definici��n de modelos de computaci��n, o el uso de metodolog��as y/o herramientas que faciliten el incremento de la escalabilidad y de la gesti��n de la complejidad, son fundamentales. La primera parte de esta tesis doctoral se centra en el estudio de aquellas plataformas existentes en el estado del arte que por sus caracter��sticas pueden ser aplicables en el campo de los CPSs, as�� como en la propuesta de un nuevo dise��o de plataforma de altas prestaciones que se ajuste mejor a los nuevos y m��s exigentes requisitos de las nuevas aplicaciones. Esta primera parte incluye descripci��n, implementaci��n y validaci��n de la plataforma propuesta, as�� como conclusiones sobre su usabilidad y sus limitaciones. Los principales objetivos para el dise��o de la plataforma propuesta se enumeran a continuaci��n: ��� Estudiar la viabilidad del uso de una FPGA basada en RAM como principal procesador de la plataforma en cuanto a consumo energ��tico y capacidad de c��mputo. ��� Propuesta de t��cnicas de gesti��n del consumo de energ��a en cada etapa del perfil de trabajo de la plataforma. ���������Propuestas para la inclusi��n de reconfiguraci��n din��mica y parcial de la FPGA (por sus siglas en ingl��s, Dynamic Partial Reconfiguration (DPR)) de forma que sea posible cambiar ciertas partes del sistema en tiempo de ejecuci��n y sin necesidad de interrumpir al resto de las partes. Evaluar su aplicabilidad en el caso de HPADS. Las nuevas aplicaciones y nuevos escenarios a los que se enfrentan los CPSs, imponen nuevos requisitos en cuanto al ancho de banda necesario para el procesamiento de los datos, as�� como en la adquisici��n y comunicaci��n de los mismos, adem��s de un claro incremento en la complejidad de los algoritmos empleados. Para poder cumplir con estos nuevos requisitos, las plataformas est��n migrando desde sistemas tradicionales uni-procesador de 8 bits, a sistemas h��bridos hardware-software que incluyen varios procesadores, o varios procesadores y l��gica programable. Entre estas nuevas arquitecturas, las FPGAs y los sistemas en chip (por sus siglas en ingl��s, System on Chip (SoC)) que incluyen procesadores embebidos y l��gica programable, proporcionan soluciones con muy buenos resultados en cuanto a consumo energ��tico, precio, capacidad de c��mputo y flexibilidad. Estos buenos resultados son a��n mejores cuando las aplicaciones tienen altos requisitos de c��mputo y cuando las condiciones de trabajo son muy susceptibles de cambiar en tiempo real. La plataforma propuesta en esta tesis doctoral se ha denominado HiReCookie. La arquitectura incluye una FPGA basada en RAM como ��nico procesador, as�� como un dise��o compatible con la plataforma para redes de sensores inal��mbricas desarrollada en el Centro de Electr��nica Industrial de la Universidad Polit��cnica de Madrid (CEI-UPM) conocida como Cookies. Esta FPGA, modelo Spartan-6 LX150, era, en el momento de inicio de este trabajo, la mejor opci��n en cuanto a consumo y cantidad de recursos integrados, cuando adem��s, permite el uso de reconfiguraci��n din��mica y parcial. Es importante resaltar que aunque los valores de consumo son los m��nimos para esta familia de componentes, la potencia instant��nea consumida sigue siendo muy alta para aquellos sistemas que han de trabajar distribuidos, de forma aut��noma, y en la mayor��a de los casos alimentados por bater��as. Por esta raz��n, es necesario incluir en el dise��o estrategias de ahorro energ��tico para incrementar la usabilidad y el tiempo de vida de la plataforma. La primera estrategia implementada consiste en dividir la plataforma en distintas islas de alimentaci��n de forma que s��lo aquellos elementos que sean estrictamente necesarios permanecer��n alimentados, cuando el resto puede estar completamente apagado. De esta forma es posible combinar distintos modos de operaci��n y as�� optimizar enormemente el consumo de energ��a. El hecho de apagar la FPGA para ahora energ��a durante los periodos de inactividad, supone la p��rdida de la configuraci��n, puesto que la memoria de configuraci��n es una memoria vol��til. Para reducir el impacto en el consumo y en el tiempo que supone la reconfiguraci��n total de la plataforma una vez encendida, en este trabajo, se incluye una t��cnica para la compresi��n del archivo de configuraci��n de la FPGA, de forma que se consiga una reducci��n del tiempo de configuraci��n y por ende de la energ��a consumida. Aunque varios de los requisitos de dise��o pueden satisfacerse con el dise��o de la plataforma HiReCookie, es necesario seguir optimizando diversos par��metros tales como el consumo energ��tico, la tolerancia a fallos y la capacidad de procesamiento. Esto s��lo es posible explotando todas las posibilidades ofrecidas por la arquitectura de procesamiento en la FPGA. Por lo tanto, la segunda parte de esta tesis doctoral est�� centrada en el dise��o de una arquitectura reconfigurable denominada ARTICo3 (Arquitectura Reconfigurable para el Tratamiento Inteligente de C��mputo, Confiabilidad y Consumo de energ��a) para la mejora de estos par��metros por medio de un uso din��mico de recursos. ARTICo3 es una arquitectura de procesamiento para FPGAs basadas en RAM, con comunicaci��n tipo bus, preparada para dar soporte para la gesti��n din��mica de los recursos internos de la FPGA en tiempo de ejecuci��n gracias a la inclusi��n de reconfiguraci��n din��mica y parcial. Gracias a esta capacidad de reconfiguraci��n parcial, es posible adaptar los niveles de capacidad de procesamiento, energ��a consumida o tolerancia a fallos para responder a las demandas de la aplicaci��n, entorno, o m��tricas internas del dispositivo mediante la adaptaci��n del n��mero de recursos asignados para cada tarea. Durante esta segunda parte de la tesis se detallan el dise��o de la arquitectura, su implementaci��n en la plataforma HiReCookie, as�� como en otra familia de FPGAs, y su validaci��n por medio de diferentes pruebas y demostraciones. Los principales objetivos que se plantean la arquitectura son los siguientes: ��� Proponer una metodolog��a basada en un enfoque multi-hilo, como las propuestas por CUDA (por sus siglas en ingl��s, Compute Unified Device Architecture) u Open CL, en la cual distintos kernels, o unidades de ejecuci��n, se ejecuten en un numero variable de aceleradores hardware sin necesidad de cambios en el c��digo de aplicaci��n. ��� Proponer un dise��o y proporcionar una arquitectura en la que las condiciones de trabajo cambien de forma din��mica dependiendo bien de par��metros externos o bien de par��metros que indiquen el estado de la plataforma. Estos cambios en el punto de trabajo de la arquitectura ser��n posibles gracias a la reconfiguraci��n din��mica y parcial de aceleradores hardware en tiempo real. ��� Explotar las posibilidades de procesamiento concurrente, incluso en una arquitectura basada en bus, por medio de la optimizaci��n de las transacciones en r��faga de datos hacia los aceleradores. ���������Aprovechar las ventajas ofrecidas por la aceleraci��n lograda por m��dulos puramente hardware para conseguir una mejor eficiencia energ��tica. ��� Ser capaces de cambiar los niveles de redundancia de hardware de forma din��mica seg��n las necesidades del sistema en tiempo real y sin cambios para el c��digo de aplicaci��n. ��� Proponer una capa de abstracci��n entre el c��digo de aplicaci��n y el uso din��mico de los recursos de la FPGA. El dise��o en FPGAs permite la utilizaci��n de m��dulos hardware espec��ficamente creados para una aplicaci��n concreta. De esta forma es posible obtener rendimientos mucho mayores que en el caso de las arquitecturas de prop��sito general. Adem��s, algunas FPGAs permiten la reconfiguraci��n din��mica y parcial de ciertas partes de su l��gica en tiempo de ejecuci��n, lo cual dota al dise��o de una gran flexibilidad. Los fabricantes de FPGAs ofrecen arquitecturas predefinidas con la posibilidad de a��adir bloques predise��ados y poder formar sistemas en chip de una forma m��s o menos directa. Sin embargo, la forma en la que estos m��dulos hardware est��n organizados dentro de la arquitectura interna ya sea est��tica o din��micamente, o la forma en la que la informaci��n se intercambia entre ellos, influye enormemente en la capacidad de c��mputo y eficiencia energ��tica del sistema. De la misma forma, la capacidad de cargar m��dulos hardware bajo demanda, permite a��adir bloques redundantes que permitan aumentar el nivel de tolerancia a fallos de los sistemas. Sin embargo, la complejidad ligada al dise��o de bloques hardware dedicados no debe ser subestimada. Es necesario tener en cuenta que el dise��o de un bloque hardware no es s��lo su propio dise��o, sino tambi��n el dise��o de sus interfaces, y en algunos casos de los drivers software para su manejo. Adem��s, al a��adir m��s bloques, el espacio de dise��o se hace m��s complejo, y su programaci��n m��s dif��cil. Aunque la mayor��a de los fabricantes ofrecen interfaces predefinidas, IPs (por sus siglas en ingl��s, Intelectual Property) comerciales y plantillas para ayudar al dise��o de los sistemas, para ser capaces de explotar las posibilidades reales del sistema, es necesario construir arquitecturas sobre las ya establecidas para facilitar el uso del paralelismo, la redundancia, y proporcionar un entorno que soporte la gesti��n din��mica de los recursos. Para proporcionar este tipo de soporte, ARTICo3 trabaja con un espacio de soluciones formado por tres ejes fundamentales: computaci��n, consumo energ��tico y confiabilidad. De esta forma, cada punto de trabajo se obtiene como una soluci��n de compromiso entre estos tres par��metros. Mediante el uso de la reconfiguraci��n din��mica y parcial y una mejora en la transmisi��n de los datos entre la memoria principal y los aceleradores, es posible dedicar un n��mero variable de recursos en el tiempo para cada tarea, lo que hace que los recursos internos de la FPGA sean virtualmente ilimitados. Este variaci��n en el tiempo del n��mero de recursos por tarea se puede usar bien para incrementar el nivel de paralelismo, y por ende de aceleraci��n, o bien para aumentar la redundancia, y por lo tanto el nivel de tolerancia a fallos. Al mismo tiempo, usar un numero ��ptimo de recursos para una tarea mejora el consumo energ��tico ya que bien es posible disminuir la potencia instant��nea consumida, o bien el tiempo de procesamiento. Con el objetivo de mantener los niveles de complejidad dentro de unos l��mites l��gicos, es importante que los cambios realizados en el hardware sean totalmente transparentes para el c��digo de aplicaci��n. A este respecto, se incluyen distintos niveles de transparencia: ��� Transparencia a la escalabilidad: los recursos usados por una misma tarea pueden ser modificados sin que el c��digo de aplicaci��n sufra ning��n cambio. ��� Transparencia al rendimiento: el sistema aumentara su rendimiento cuando la carga de trabajo aumente, sin cambios en el c��digo de aplicaci��n. ��� Transparencia a la replicaci��n: es posible usar m��ltiples instancias de un mismo m��dulo bien para a��adir redundancia o bien para incrementar la capacidad de procesamiento. Todo ello sin que el c��digo de aplicaci��n cambie. ��� Transparencia a la posici��n: la posici��n f��sica de los m��dulos hardware es arbitraria para su direccionamiento desde el c��digo de aplicaci��n. ��� Transparencia a los fallos: si existe un fallo en un m��dulo hardware, gracias a la redundancia, el c��digo de aplicaci��n tomar�� directamente el resultado correcto. ��� Transparencia a la concurrencia: el hecho de que una tarea sea realizada por m��s o menos bloques es transparente para el c��digo que la invoca. Por lo tanto, esta tesis doctoral contribuye en dos l��neas diferentes. En primer lugar, con el dise��o de la plataforma HiReCookie y en segundo lugar con el dise��o de la arquitectura ARTICo3. Las principales contribuciones de esta tesis se resumen a continuaci��n. ��� Arquitectura de la HiReCookie incluyendo: o Compatibilidad con la plataforma Cookies para incrementar las capacidades de esta. o Divisi��n de la arquitectura en distintas islas de alimentaci��n. o Implementaci��n de los diversos modos de bajo consumo y pol��ticas de despertado del nodo. o Creaci��n de un archivo de configuraci��n de la FPGA comprimido para reducir el tiempo y el consumo de la configuraci��n inicial. ��� Dise��o de la arquitectura reconfigurable para FPGAs basadas en RAM ARTICo3: o Modelo de computaci��n y modos de ejecuci��n inspirados en el modelo de CUDA pero basados en hardware reconfigurable con un n��mero variable de bloques de hilos por cada unidad de ejecuci��n. o Estructura para optimizar las transacciones de datos en r��faga proporcionando datos en cascada o en paralelo a los distinto m��dulos incluyendo un proceso de votado por mayor��a y operaciones de reducci��n. o Capa de abstracci��n entre el procesador principal que incluye el c��digo de aplicaci��n y los recursos asignados para las diferentes tareas. o Arquitectura de los m��dulos hardware reconfigurables para mantener la escalabilidad a��adiendo una la interfaz para las nuevas funcionalidades con un simple acceso a una memoria RAM interna. o Caracterizaci��n online de las tareas para proporcionar informaci��n a un m��dulo de gesti��n de recursos para mejorar la operaci��n en t��rminos de energ��a y procesamiento cuando adem��s se opera entre distintos nieles de tolerancia a fallos. El documento est�� dividido en dos partes principales formando un total de cinco cap��tulos. En primer lugar, despu��s de motivar la necesidad de nuevas plataformas para cubrir las nuevas aplicaciones, se detalla el dise��o de la plataforma HiReCookie, sus partes, las posibilidades para bajar el consumo energ��tico y se muestran casos de uso de la plataforma as�� como pruebas de validaci��n del dise��o. La segunda parte del documento describe la arquitectura reconfigurable, su implementaci��n en varias FPGAs, y pruebas de validaci��n en t��rminos de capacidad de procesamiento y consumo energ��tico, incluyendo c��mo estos aspectos se ven afectados por el nivel de tolerancia a fallos elegido. Los cap��tulos a lo largo del documento son los siguientes: El cap��tulo 1 analiza los principales objetivos, motivaci��n y aspectos te��ricos necesarios para seguir el resto del documento. El cap��tulo 2 est�� centrado en el dise��o de la plataforma HiReCookie y sus posibilidades para disminuir el consumo de energ��a. El cap��tulo 3 describe la arquitectura reconfigurable ARTICo3. El cap��tulo 4 se centra en las pruebas de validaci��n de la arquitectura usando la plataforma HiReCookie para la mayor��a de los tests. Un ejemplo de aplicaci��n es mostrado para analizar el funcionamiento de la arquitectura. El cap��tulo 5 concluye esta tesis doctoral comentando las conclusiones obtenidas, las contribuciones originales del trabajo y resultados y l��neas futuras. ABSTRACT This PhD Thesis is framed within the field of dynamically reconfigurable embedded systems, advanced sensor networks and distributed computing. The document is centred on the study of processing solutions for high-performance autonomous distributed systems (HPADS) as well as their evolution towards High performance Computing (HPC) systems. The approach of the study is focused on both platform and processor levels to optimise critical aspects such as computing performance, energy efficiency and fault tolerance. HPADS are considered feedback systems, normally networked and/or distributed, with real-time adaptive and predictive functionality. These systems, as part of more complex systems known as Cyber-Physical Systems (CPSs), can be applied in a wide range of fields such as military, health care, manufacturing, aerospace, etc. For the design of HPADS, high levels of dependability, the definition of suitable models of computation, and the use of methodologies and tools to support scalability and complexity management, are required. The first part of the document studies the different possibilities at platform design level in the state of the art, together with description, development and validation tests of the platform proposed in this work to cope with the previously mentioned requirements. The main objectives targeted by this platform design are the following: ��� Study the feasibility of using SRAM-based FPGAs as the main processor of the platform in terms of energy consumption and performance for high demanding applications. ��� Analyse and propose energy management techniques to reduce energy consumption in every stage of the working profile of the platform. ��� Provide a solution with dynamic partial and wireless remote HW reconfiguration (DPR) to be able to change certain parts of the FPGA design at run time and on demand without interrupting the rest of the system. ��� Demonstrate the applicability of the platform in different test-bench applications. In order to select the best approach for the platform design in terms of processing alternatives, a study of the evolution of the state-of-the-art platforms is required to analyse how different architectures cope with new more demanding applications and scenarios: security, mixed-critical systems for aerospace, multimedia applications, or military environments, among others. In all these scenarios, important changes in the required processing bandwidth or the complexity of the algorithms used are provoking the migration of the platforms from single microprocessor architectures to multiprocessing and heterogeneous solutions with more instant power consumption but higher energy efficiency. Within these solutions, FPGAs and Systems on Chip including FPGA fabric and dedicated hard processors, offer a good trade of among flexibility, processing performance, energy consumption and price, when they are used in demanding applications where working conditions are very likely to vary over time and high complex algorithms are required. The platform architecture proposed in this PhD Thesis is called HiReCookie. It includes an SRAM-based FPGA as the main and only processing unit. The FPGA selected, the Xilinx Spartan-6 LX150, was at the beginning of this work the best choice in terms of amount of resources and power. Although, the power levels are the lowest of these kind of devices, they can be still very high for distributed systems that normally work powered by batteries. For that reason, it is necessary to include different energy saving possibilities to increase the usability of the platform. In order to reduce energy consumption, the platform architecture is divided into different power islands so that only those parts of the systems that are strictly needed are powered on, while the rest of the islands can be completely switched off. This allows a combination of different low power modes to decrease energy. In addition, one of the most important handicaps of SRAM-based FPGAs is that they are not alive at power up. Therefore, recovering the system from a switch-off state requires to reload the FPGA configuration from a non-volatile memory device. For that reason, this PhD Thesis also proposes a methodology to compress the FPGA configuration file in order to reduce time and energy during the initial configuration process. Although some of the requirements for the design of HPADS are already covered by the design of the HiReCookie platform, it is necessary to continue improving energy efficiency, computing performance and fault tolerance. This is only possible by exploiting all the opportunities provided by the processing architectures configured inside the FPGA. Therefore, the second part of the thesis details the design of the so called ARTICo3 FPGA architecture to enhance the already intrinsic capabilities of the FPGA. ARTICo3 is a DPR-capable bus-based virtual architecture for multiple HW acceleration in SRAM-based FPGAs. The architecture provides support for dynamic resource management in real time. In this way, by using DPR, it will be possible to change the levels of computing performance, energy consumption and fault tolerance on demand by increasing or decreasing the amount of resources used by the different tasks. Apart from the detailed design of the architecture and its implementation in different FPGA devices, different validation tests and comparisons are also shown. The main objectives targeted by this FPGA architecture are listed as follows: ��� Provide a method based on a multithread approach such as those offered by CUDA (Compute Unified Device Architecture) or OpenCL kernel executions, where kernels are executed in a variable number of HW accelerators without requiring application code changes. ��� Provide an architecture to dynamically adapt working points according to either self-measured or external parameters in terms of energy consumption, fault tolerance and computing performance. Taking advantage of DPR capabilities, the architecture must provide support for a dynamic use of resources in real time. ��� Exploit concurrent processing capabilities in a standard bus-based system by optimizing data transactions to and from HW accelerators. ��� Measure the advantage of HW acceleration as a technique to boost performance to improve processing times and save energy by reducing active times for distributed embedded systems. ��� Dynamically change the levels of HW redundancy to adapt fault tolerance in real time. ��� Provide HW abstraction from SW application design. FPGAs give the possibility of designing specific HW blocks for every required task to optimise performance while some of them include the possibility of including DPR. Apart from the possibilities provided by manufacturers, the way these HW modules are organised, addressed and multiplexed in area and time can improve computing performance and energy consumption. At the same time, fault tolerance and security techniques can also be dynamically included using DPR. However, the inherent complexity of designing new HW modules for every application is not negligible. It does not only consist of the HW description, but also the design of drivers and interfaces with the rest of the system, while the design space is widened and more complex to define and program. Even though the tools provided by the majority of manufacturers already include predefined bus interfaces, commercial IPs, and templates to ease application prototyping, it is necessary to improve these capabilities. By adding new architectures on top of them, it is possible to take advantage of parallelization and HW redundancy while providing a framework to ease the use of dynamic resource management. ARTICo3 works within a solution space where working points change at run time in a 3D space defined by three different axes: Computation, Consumption, and Fault Tolerance. Therefore, every working point is found as a trade-off solution among these three axes. By means of DPR, different accelerators can be multiplexed so that the amount of available resources for any application is virtually unlimited. Taking advantage of DPR capabilities and a novel way of transmitting data to the reconfigurable HW accelerators, it is possible to dedicate a dynamically-changing number of resources for a given task in order to either boost computing speed or adding HW redundancy and a voting process to increase fault-tolerance levels. At the same time, using an optimised amount of resources for a given task reduces energy consumption by reducing instant power or computing time. In order to keep level complexity under certain limits, it is important that HW changes are transparent for the application code. Therefore, different levels of transparency are targeted by the system: ��� Scalability transparency: a task must be able to expand its resources without changing the system structure or application algorithms. ��� Performance transparency: the system must reconfigure itself as load changes. ��� Replication transparency: multiple instances of the same task are loaded to increase reliability and performance. ��� Location transparency: resources are accessed with no knowledge of their location by the application code. ��� Failure transparency: task must be completed despite a failure in some components. ��� Concurrency transparency: different tasks will work in a concurrent way transparent to the application code. Therefore, as it can be seen, the Thesis is contributing in two different ways. First with the design of the HiReCookie platform and, second with the design of the ARTICo3 architecture. The main contributions of this PhD Thesis are then listed below: ��� Architecture of the HiReCookie platform including: o Compatibility of the processing layer for high performance applications with the Cookies Wireless Sensor Network platform for fast prototyping and implementation. o A division of the architecture in power islands. o All the different low-power modes. o The creation of the partial-initial bitstream together with the wake-up policies of the node. ��� The design of the reconfigurable architecture for SRAM FPGAs: ARTICo3: o A model of computation and execution modes inspired in CUDA but based on reconfigurable HW with a dynamic number of thread blocks per kernel. o A structure to optimise burst data transactions providing coalesced or parallel data to HW accelerators, parallel voting process and reduction operation. o The abstraction provided to the host processor with respect to the operation of the kernels in terms of the number of replicas, modes of operation, location in the reconfigurable area and addressing. o The architecture of the modules representing the thread blocks to make the system scalable by adding functional units only adding an access to a BRAM port. o The online characterization of the kernels to provide information to a scheduler or resource manager in terms of energy consumption and processing time when changing among different fault-tolerance levels, as well as if a kernel is expected to work in the memory-bounded or computing-bounded areas. The document of the Thesis is divided into two main parts with a total of five chapters. First, after motivating the need for new platforms to cover new more demanding applications, the design of the HiReCookie platform, its parts and several partial tests are detailed. The design of the platform alone does not cover all the needs of these applications. Therefore, the second part describes the architecture inside the FPGA, called ARTICo3, proposed in this PhD Thesis. The architecture and its implementation are tested in terms of energy consumption and computing performance showing different possibilities to improve fault tolerance and how this impact in energy and time of processing. Chapter 1 shows the main goals of this PhD Thesis and the technology background required to follow the rest of the document. Chapter 2 shows all the details about the design of the FPGA-based platform HiReCookie. Chapter 3 describes the ARTICo3 architecture. Chapter 4 is focused on the validation tests of the ARTICo3 architecture. An application for proof of concept is explained where typical kernels related to image processing and encryption algorithms are used. Further experimental analyses are performed using these kernels. Chapter 5 concludes the document analysing conclusions, comments about the contributions of the work, and some possible future lines for the work.

Monitorizaci��n de sistemas en alta disponibilidad

El objetivo del proyecto es implantar un sistema de monitorizaci��n, con la peculiaridad de encontrarse en alta disponibilidad, esto es, que el servicio (la monitorizaci��n de una infraestructura) se preste forma continua y no se vea interrumpido. Dado que el prop��sito del sistema es monitorizar activamente una infraestructura, ha sido necesario desplegar una infraestructura, adem��s del sistema de monitorizaci��n. La infraestructura en cuesti��n est�� compuesta por un servidor de documentaci��n, un servidor de base de datos, un servidor de aplicaciones y un servidor web. El sistema de monitorizaci��n se ha desplegado en la misma red de ��rea local de esta infraestructura y monitoriza que los servicios prestados por los componentes de esta infraestructura se encuentren operativos y funcionando adecuadamente. As�� pues, se tendr��a un sistema de monitorizaci��n local funcional. No obstante, el proyecto plantea un sistema escalable, que est�� preparado para el crecimiento de la infraestructura y contin��e siendo eficiente. Para ello, sistema de monitorizaci��n se encuentre dividido por dos componentes: ��� Sonda delegada: monitoriza localmente los activos de la infraestructura a monitorizar, es el escenario anteriormente descrito. ��� Sonda maestra: recibe los resultados de la monitorizaci��n realizada, este sistema puede estar desplegado en otra red distinta a la sonda delegada. Este enfoque no solo es escalable, sino tambi��n es fiel a la realidad, pues puede darse el caso de que las sondas pertenezcan a distintas infraestructuras e inclusive, distintas organizaciones, y se comuniquen a trav��s de internet, mediante un mecanismo confiable a ser posible. El proyecto plantea que ambas sondas se encuentren en alta disponibilidad (en adelante HA, referente a high availability), y que cada sonda est�� compuesta por dos equipos (nodos, en adelante). Como se analizar�� en posteriores cap��tulos, existen diversas configuraciones que permiten implantar un sistema en HA, la configuraci��n escogida para el proyecto es Activo ��� Pasivo(los detalles de esta configuraci��n tambi��n se explican en posteriores cap��tulos). Para finalizar, se estudiara la posibilidad de ofrecer respuestas activas en ciertas situaciones y configuraciones adicionales sobre el sistema de monitorizaci��n base. Por otro lado, para la implantaci��n del proyecto se ha usado software de c��digo abierto para la virtualizaci��n de la infraestructura (Virtual Box y GNS3), los sistemas operativos base (Linux), el sistema de monitorizaci��n(Nagios Core) as�� como el software que implementa la HA (corosync y pacemaker).---ABSTRACT---The aim of the Project is to implement a monitoring system, with the peculiarity of being deployed in high availability, what it is that the service (monitoring infrastructure) is provided continuously and not interrupted. As the purpose of the system is monitoring infrastructure actively, an infrastructure has been deployed, and also the monitoring system. The infrastructure monitored is composed of a documentation server, a server database, an application server and a Web server. The monitoring system has been also deployed on the same LAN of this infrastructure and monitors the services provided by the components of this infrastructure are operational and working as expected. This is a local monitoring system functional. However, the project also proposes a scalable system that is ready for growth of infrastructure and efficient. This is the reason of divide the system in two components: ��� Slave Component: monitors locally the infrastructure assets to be monitored, this is the scenario described above. ��� Master Component: get the results from the monitoring, provided by the Slave Component. This system can be deployed in a different network than the slave component. This approach is not only scalable but also a real scenario, as may be the case that the Components belongs to different infrastructures and even, different organizations, also this components can communicate over the Internet, through a reliable mechanism if possible. The project proposes that both Components are deployed in high availability (HA onwards concerning high availability), each Component is composed of two servers (nodes, hereafter). As will be discussed in later chapters, there are several settings available to deploy a system in HA, the configuration chosen for the project is Active - Passive (details of this configuration are also explained in later chapters). Finally the possibility of offering active responses in certain situations and additional settings on the monitoring system will be discussed. On the other hand, for the implementation of the project, open source software has been used, for virtualization infrastructure (Virtual Box and GNS3), code-based operating systems (Linux), the monitoring system (Nagios core), as well as the software that implements the HA (corosync and pacemaker).

Optimizing communication by compression for Multi-GPU Scalable Breadth-First Searches

Debido al creciente aumento del tama��o de los datos en muchos de los actuales sistemas de informaci��n, muchos de los algoritmos de recorrido de estas estructuras pierden rendimento para realizar b��squedas en estos. Debido a que la representacion de estos datos en muchos casos se realiza mediante estructuras nodo-vertice (Grafos), en el a��o 2009 se cre�� el reto Graph500. Con anterioridad, otros retos como Top500 serv��an para medir el rendimiento en base a la capacidad de c��lculo de los sistemas, mediante tests LINPACK. En caso de Graph500 la medicion se realiza mediante la ejecuci��n de un algoritmo de recorrido en anchura de grafos (BFS en ingl��s) aplicada a Grafos. El algoritmo BFS es uno de los pilares de otros muchos algoritmos utilizados en grafos como SSSP, shortest path o Betweeness centrality. Una mejora en este ayudar��a a la mejora de los otros que lo utilizan. Analisis del Problema El algoritmos BFS utilizado en los sistemas de computaci��n de alto rendimiento (HPC en ingles) es usualmente una version para sistemas distribuidos del algoritmo secuencial original. En esta versi��n distribuida se inicia la ejecuci��n realizando un particionado del grafo y posteriormente cada uno de los procesadores distribuidos computar�� una parte y distribuir�� sus resultados a los dem��s sistemas. Debido a que la diferencia de velocidad entre el procesamiento en cada uno de estos nodos y la transfencia de datos por la red de interconexi��n es muy alta (estando en desventaja la red de interconexion) han sido bastantes las aproximaciones tomadas para reducir la perdida de rendimiento al realizar transferencias. Respecto al particionado inicial del grafo, el enfoque tradicional (llamado 1D-partitioned graph en ingles) consiste en asignar a cada nodo unos vertices fijos que ��l procesar��. Para disminuir el tr��fico de datos se propuso otro particionado (2D) en el cual la distribuci��n se haci�� en base a las aristas del grafo, en vez de a los vertices. Este particionado reduc��a el trafico en la red en una proporcion O(NxM) a O(log(N)). Si bien han habido otros enfoques para reducir la transferecnia como: reordemaniento inicial de los vertices para a��adir localidad en los nodos, o particionados din��micos, el enfoque que se va a proponer en este trabajo va a consistir en aplicar t��cnicas recientes de compression de grandes sistemas de datos como Bases de datos de alto volume o motores de b��squeda en internet para comprimir los datos de las transferencias entre nodos.---ABSTRACT---The Breadth First Search (BFS) algorithm is the foundation and building block of many higher graph-based operations such as spanning trees, shortest paths and betweenness centrality. The importance of this algorithm increases each day due to it is a key requirement for many data structures which are becoming popular nowadays. These data structures turn out to be internally graph structures. When the BFS algorithm is parallelized and the data is distributed into several processors, some research shows a performance limitation introduced by the interconnection network [31]. Hence, improvements on the area of communications may benefit the global performance in this key algorithm. In this work it is presented an alternative compression mechanism. It differs with current existing methods in that it is aware of characteristics of the data which may benefit the compression. Apart from this, we will perform a other test to see how this algorithm (in a dis- tributed scenario) benefits from traditional instruction-based optimizations. Last, we will review the current supercomputing techniques and the related work being done in the area.

Adapting mode switches into the hierarchical scheduling

Mode switches are used to partition the system���s behavior into different modes to reduce the complexity of large embedded systems. Such systems operate in multiple modes in which each one corresponds to a specific application scenario; these are called Multi-Mode Systems (MMS). A different piece of software is normally executed for each mode. At any given time, the system can be in one of the predefined modes and then be switched to another as a result of a certain condition. A mode switch mechanism (or mode change protocol) is used to shift the system from one mode to another at run-time. In this thesis we have used a hierarchical scheduling framework to implement a multi-mode system called Multi-Mode Hierarchical Scheduling Framework (MMHSF). A two-level Hierarchical Scheduling Framework (HSF) has already been implemented in an open source real-time operating system, FreeRTOS, to support temporal isolation among real-time components. The main contribution of this thesis is the extension of the HSF featuring a multimode feature with an emphasis on making minimal changes in the underlying operating system (FreeRTOS) and its HSF implementation. Our implementation uses fixed-priority preemptive scheduling at both local and global scheduling levels and idling periodic servers. It also now supports different modes of the system which can be switched at run-time. Each subsystem and task exhibit different timing attributes according to mode, and upon a Mode Change Request (MCR) the task-set and timing interfaces of the entire system (including subsystems and tasks) undergo a change. A Mode Change Protocol specifies precisely how the system-mode will be changed. However, an application may not only need to change a mode but also a different mode change protocol semantic. For example, the mode change from normal to shutdown can allow all the tasks to be completed before the mode itself is changed, while changing a mode from normal to emergency may require aborting all tasks instantly. In our work, both the system mode and the mode change protocol can be changed at run-time. We have implemented three different mode change protocols to switch from one mode to another: the Suspend/resume protocol, the Abort protocol, and the Complete protocol. These protocols increase the flexibility of the system, allowing users to select the way they want to switch to a new mode. The implementation of MMHSF is tested and evaluated on an AVR-based 32 bit board EVK1100 with an AVR32UC3A0512 micro-controller. We have tested the behavior of each system mode and for each mode change protocol. We also provide the results for the performance measures of all mode change protocols in the thesis. RESUMEN Los conmutadores de modo son usados para particionar el comportamiento del sistema en diferentes modos, reduciendo as�� la complejidad de grandes sistemas empotrados. Estos sistemas tienen multiples modos de operaci��n, cada uno de ellos correspondiente a distintos escenarios y para distintas aplicaciones; son llamados Sistemas Multimodales (o en ingl��s ���Multi-Mode Systems��� o MMS). Normalmente cada modo ejecuta una parte de c��digo distinto. En un momento dado el sistema, que est�� en un modo concreto, puede ser cambiado a otro modo distinto como resultado de alguna condicion impuesta previamente. Los mecanismos de cambio de modo (o protocolos de cambio de modo) son usados para mover el sistema de un modo a otro durante el tiempo de ejecuci��n. En este trabajo se ha usado un modelo de sistema operativo para implementar un sistema multimodo llamado MMHSF, siglas en ingl��s correspondientes a (Multi-Mode Hierarchical Scheduling Framework). Este sistema est�� basado en el HSF (Hierarchical Scheduling Framework), un modelo de sistema operativo con jerarqu��a de dos niveles, implementado en un sistema operativo en tiempo real de libre distribuci��n llamado FreeRTOS, capaz de permitir el aislamiento temporal entre componentes. La principal contribuci��n de este trabajo es la ampliaci��n del HSF convirtiendolo en un sistema multimodo realizando los cambios m��nimos necesarios sobre el sistema operativo FreeRTOS y la implementaci��n ya existente del HSF. Esta implementaci��n usa un sistema de planificaci��n de prioridad fija para ambos niveles de jerarqu��a, ocupando el tiempo entre tareas con un ���modo reposo���. Adem��s el sistema es capaz de cambiar de un modo a otro en tiempo de ejecuci��n. Cada subsistema y tarea son capaces de tener distintos atributos de tiempo (prioridad, periodo y tiempo de ejecuci��n) en funci��n del modo. Bajo una demanda de cambio de modo (Mode Change Request MCR) se puede variar el set de tareas en ejecuci��n, as�� como los atributos de los servidores y las tareas. Un protocolo de cambio de modo espeficica precisamente c��mo ser�� cambiado el sistema de un modo a otro. Sin embargo una aplicaci��n puede requerir no solo un cambio de modo, sino que lo haga de una forma especifica. Por ejemplo, el cambio de modo de ���normal��� a ���apagado��� puede permitir a las tareas en ejecuci��n ser finalizadas antes de que se complete la transici��n, pero sin embargo el cambio de ���normal��� a ���emergencia��� puede requerir abortar todas las tareas instantaneamente. En este trabajo ambas caracter��sticas, tanto el modo como el protocolo de cambio, pueden ser cambiadas en tiempo de ejecuci��n, pero deben ser previamente definidas por el desarrollador. Han sido definidos tres protocolos de cambios: el protocolo ���suspender/continuar���, protocolo ���abortar��� y el protocolo ���completar���. Estos protocolos incrementan la flexibilidad del sistema, permitiendo al usuario seleccionar de que forma quieren cambiar hacia el nuevo modo. La implementaci��n del MMHSF ha sido testada y evaluada en una placa AVR EVK1100, con un micro-controlador AVR32UC3A0. Se ha comprobado el comportamiento de los distintos modos para los distintos protocolos, definidos previamente. Como resultado se proporcionan las medidades de rendimiento de los distintos protocolos de cambio de modo.

Estudio comparativo y completo de la oferta de software libre para centros de educaci��n primaria

La Organizaci��n de Estados Iberoamericanos para la Educaci��n, la Ciencia y la Cultura (OEI) pretende llevar energ��a solar y acceso a internet a m��s de 66.000 escuelas en Iberoam��rica, la mayor parte de ellas ubicadas en zonas rurales y de dif��cil acceso. Con el proyecto ���Luces para aprender��� se quiere reducir la brecha digital y poner fin al aislamiento de las comunidades rurales, facilitando su acceso a las tecnolog��as de la comunicaci��n, con el fin de favorecer su desarrollo educativo, econ��mico, social y cultural. La OEI que coordina el proyecto ���Luces para Aprender��� se dirigi�� a TEDECO (Tecnolog��a para el Desarrollo y la Cooperaci��n), que es un grupo de cooperaci��n al desarrollo de la Facultad de Inform��tica de la UPM, para solicitar asesoramiento en la parte software a instalar en el proyecto. Surge la necesidad de dotar de sistema operativo a los computadores que tendr��n las escuelas beneficiarias de este proyecto. Por lo tanto, se ha decido crear un sistema operativo que consiste en una distribuci��n GNU/Linux que se adapte a las necesidades de dicho proyecto. Esta distribuci��n va acompa��ada de un manual de usuario y una gu��a de instalaci��n para facilitar la implantaci��n en los respectivos centros. Se pretende que la distribuci��n est�� disponible en un repositorio web y adem��s est�� basada en la filosof��a de c��digo libre y abierto. ---ABSTRACT---The OEI (Organization of Ibero-American States for Education, Science and Culture) hopes to provide solar energy and Internet access to more than 66.000 schools in Ibero-America, most of them, located in rural zones and of difficult access. With the project ���Luces para aprender��� (lights to learn), they would like to reduce the digital gap and put an end to the deprivation of the rural communities, supplying access to the Information Technologies, with the aim of contributing to its educative, economic, social and cultural development. The OEI that coordinates "Luces para Apreder" project, requested TEDECO (Technology for Development and Cooperation), which is a group of development cooperation of Facultad de Inform��tica of the UPM, to advice in the part of software installation in the project. There is a need for an operative system that the computers will have in schools that will benefit from that project. Therefore, it has been decided to create an operative system that consists of a GNU/Linux distribution adapted to the needs of the project. That distribution will be accompanied by a user���s manual and an installation guide to help the implementing in the centres. The distribution is supposed to be available in a web, and moreover, will be based on the philosophy of free and opened codes.

Energy-based Fair Queuing: Energy-centric Processor Scheduling Algorithm for Battery-limited Mobile Systems

Los dispositivos m��viles modernos disponen cada vez de m��s funcionalidad debido al r��pido avance de las tecnolog��as de las comunicaciones y computaciones m��viles. Sin embargo, la capacidad de la bater��a no ha experimentado un aumento equivalente. Por ello, la experiencia de usuario en los sistemas m��viles modernos se ve muy afectada por la vida de la bater��a, que es un factor inestable de dif��cil de control. Para abordar este problema, investigaciones anteriores han propuesto un esquema de gestion del consumo (PM) centrada en la energ��a y que proporciona una garant��a sobre la vida operativa de la bater��a mediante la gesti��n de la energ��a como un recurso de primera clase en el sistema. Como el planificador juega un papel fundamental en la administraci��n del consumo de energ��a y en la garant��a del rendimiento de las aplicaciones, esta tesis explora la optimizaci��n de la experiencia de usuario para sistemas m��viles con energ��a limitada desde la perspectiva de un planificador que tiene en cuenta el consumo de energ��a en un contexto en el que ��sta es un recurso de primera clase. En esta tesis se analiza en primer lugar los factores que contribuyen de forma general a la experiencia de usuario en un sistema m��vil. Despu��s se determinan los requisitos esenciales que afectan a la experiencia de usuario en la planificaci��n centrada en el consumo de energ��a, que son el reparto proporcional de la potencia, el cumplimiento de las restricciones temporales, y cuando sea necesario, el compromiso entre la cuota de potencia y las restricciones temporales. Para cumplir con los requisitos, el algoritmo cl��sico de fair queueing y su modelo de referencia se extienden desde los dominios de las comunicaciones y ancho de banda de CPU hacia el dominio de la energ��a, y en base a ��sto, se propone el algoritmo energy-based fair queueing (EFQ) para proporcionar una planificaci��n basada en la energ��a. El algoritmo EFQ est�� dise��ado para compartir la potencia consumida entre las tareas mediante su planificaci��n en funci��n de la energ��a consumida y de la cuota reservada. La cuota de consumo de cada tarea con restricciones temporales est�� protegida frente a diversos cambios que puedan ocurrir en el sistema. Adem��s, para dar mejor soporte a las tareas en tiempo real y multimedia, se propone un mecanismo para combinar con el algoritmo EFQ para dar preferencia en la planificaci��n durante breves intervalos de tiempo a las tareas m��s urgentes con restricciones temporales.Las propiedades del algoritmo EFQ se evaluan a trav��s del modelado de alto nivel y la simulaci��n. Los resultados de las simulaciones indican que los requisitos esenciales de la planificaci��n centrada en la energ��a pueden lograrse. El algoritmo EFQ se implementa m��s tarde en el kernel de Linux. Para evaluar las propiedades del planificador EFQ basado en Linux, se desarroll�� un banco de pruebas experimental basado en una sitema empotrado, un programa de banco de pruebas multihilo, y un conjunto de pruebas de c��digo abierto. A trav��s de experimentos espec��ficamente dise��ados, esta tesis verifica primero las propiedades de EFQ en la gesti��n de la cuota de consumo de potencia y la planificaci��n en tiempo real y, a continuaci��n, explora los beneficios potenciales de emplear la planificaci��n EFQ en la optimizaci��n de la experiencia de usuario para sistemas m��viles con energ��a limitada. Los resultados experimentales sobre la gesti��n de la cuota de energ��a muestran que EFQ es m��s eficaz que el planificador de Linux-CFS en la gesti��n de energ��a, logrando un reparto proporcional de la energ��a del sistema independientemente de en qu�� dispositivo se consume la energ��a. Los resultados experimentales en la planificaci��n en tiempo real demuestran que EFQ puede lograr de forma eficaz, flexible y robusta el cumplimiento de las restricciones temporales aunque se d�� el caso de aumento del el n��mero de tareas o del error en la estimaci��n de energ��a. Por ��ltimo, un an��lisis comparativo de los resultados experimentales sobre la optimizaci��n de la experiencia del usuario demuestra que, primero, EFQ es m��s eficaz y flexible que los algoritmos tradicionales de planificaci��n del procesador, como el que se encuentra por defecto en el planificador de Linux y, segundo, que proporciona la posibilidad de optimizar y preservar la experiencia de usuario para los sistemas m��viles con energ��a limitada. Abstract Modern mobiledevices have been becoming increasingly powerful in functionality and entertainment as the next-generation mobile computing and communication technologies are rapidly advanced. However, the battery capacity has not experienced anequivalent increase. The user experience of modern mobile systems is therefore greatly affected by the battery lifetime,which is an unstable factor that is hard to control. To address this problem, previous works proposed energy-centric power management (PM) schemes to provide strong guarantee on the battery lifetime by globally managing energy as the first-class resource in the system. As the processor scheduler plays a pivotal role in power management and application performance guarantee, this thesis explores the user experience optimization of energy-limited mobile systemsfrom the perspective of energy-centric processor scheduling in an energy-centric context. This thesis first analyzes the general contributing factors of the mobile system user experience.Then itdetermines the essential requirements on the energy-centric processor scheduling for user experience optimization, which are proportional power sharing, time-constraint compliance, and when necessary, a tradeoff between the power share and the time-constraint compliance. To meet the requirements, the classical fair queuing algorithm and its reference model are extended from the network and CPU bandwidth sharing domain to the energy sharing domain, and based on that, the energy-based fair queuing (EFQ) algorithm is proposed for performing energy-centric processor scheduling. The EFQ algorithm is designed to provide proportional power shares to tasks by scheduling the tasks based on their energy consumption and weights. The power share of each time-sensitive task is protected upon the change of the scheduling environment to guarantee a stable performance, and any instantaneous power share that is overly allocated to one time-sensitive task can be fairly re-allocated to the other tasks. In addition, to better support real-time and multimedia scheduling, certain real-time friendly mechanism is combined into the EFQ algorithm to give time-limited scheduling preference to the time-sensitive tasks. Through high-level modelling and simulation, the properties of the EFQ algorithm are evaluated. The simulation results indicate that the essential requirements of energy-centric processor scheduling can be achieved. The EFQ algorithm is later implemented in the Linux kernel. To assess the properties of the Linux-based EFQ scheduler, an experimental test-bench based on an embedded platform, a multithreading test-bench program, and an open-source benchmark suite is developed. Through specifically-designed experiments, this thesis first verifies the properties of EFQ in power share management and real-time scheduling, and then, explores the potential benefits of employing EFQ scheduling in the user experience optimization for energy-limited mobile systems. Experimental results on power share management show that EFQ is more effective than the Linux-CFS scheduler in managing power shares and it can achieve a proportional sharing of the system power regardless of on which device the energy is spent. Experimental results on real-time scheduling demonstrate that EFQ can achieve effective, flexible and robust time-constraint compliance upon the increase of energy estimation error and task number. Finally, a comparative analysis of the experimental results on user experience optimization demonstrates that EFQ is more effective and flexible than traditional processor scheduling algorithms, such as those of the default Linux scheduler, in optimizing and preserving the user experience of energy-limited mobile systems.

Decodificar Sejima���SANAA: Estrategias formales y estructurales en su trayectoria de proyecto, 1987 a 2010; de la Casa Platform I al Centro Rolex

La Tesis decodifica una selecci��n de veinte proyectos representativos de Sejima-SANAA, desde su primer proyecto construido, la Casa Platform I, 1987, hasta el Centro Rolex, 2010, a��o en que Sejima y Nishizawa ���SANAA- reciben el Premio Pritzker. De los veinte proyectos once son de Sejima: Casa Platform I, Casa Platform II, Residencia de Mujeres, Casa N, Pachinco Parlor I, Villa en el Bosque, Comisar��a en Chofu, Casa Y, Apartamentos en Gifu, Edificio de equipamientos en la Expo Tokio 96, Pachinko Parlor III; y nueve de SANAA: edificio Multimedia en Oogaki, estudio de viviendas metropolitanas,Park Caf�� en Koga, De Kunstlinie en Almere, Museo de Kanazawa, Pabell��n de Toledo, Escuela de Zollverein, Casa Flor y Centro Rolex. La decodificaci��n lee la obra de Sejima-SANAA a la inversa para ���reconstruir���, en un ejercicio de simulaci��n ficticia, una versi��n veros��mil y coherente de los que podr��an haber sido sus procesos proyectuales; podr��an, porque los verdaderos son imposibles de dilucidar. Los que se proponen se pretenden exclusivamente veros��miles y plausibles. Con ello se pretende contribuir al entendimiento y comprensi��n de la arquitectura de Sejima-SANAA y, tangencialmente y en menor medida, a la teor��a sobre el ejercicio proyectual arquitect��nico. La decodificaci��n se centra en dos aspectos concretos: la forma arquitect��nica y el papel proyectual de la estructura portante. Ambas decodificaciones se extienden inevitablemente a otros aspectos relacionados, como, por ejemplo, la naturaleza del espacio arquitect��nico. El procedimiento de investigaci��n parti�� de una descripci��n objetiva y pormenorizada de los significantes formales y estructurales de cada proyecto desde su propia configuraci��n f��sica y geom��trica. Esa descripci��n ���objetiva���, llevada al l��mite, permiti�� que afloraran estructuras conceptuales y l��gicas subyacentes de cada proyecto. Unida a interpretaci��n cr��tica, ���mediante su relaci��n y confrontaci��n con otras arquitecturas y otros modos de hacer conocidos- permiti�� trazar la reconstituci��n ficticia que persigue la decodificaci��n. Ese trabajo se materializ�� en veinte ensayos cr��ticos y se acompa���� de un conjunto de otros textos sobre temas sugeridos o reclamados por el proceso de investigaci��n. El conjunto de todos esos textos constituye el material de trabajo de la tesis. A partir de ah��, con una visi��n de conjunto, la tesis identifica una trayectoria de estrategias formales y una trayectoria de estrategias proyectuales relacionadas con lo portante. Juntas conforman el grueso de la tesis que se expone en los cuatro cap��tulos centrales. Los precede un cap��tulo introductorio que expone el recorrido biogr��fico de K. Sejima y la trayectoria profesional de Sejima-SANAA; y los siguen de unos textos transversales sobre forma, lugar y espacio. La tesis termina con una s��ntesis de sus conclusiones. Las estrategias formales se exponen en tres cap��tulos. El primero, ���Primeras estrategias formales��� agrupa proyectos de la primera etapa de Sejima. El segundo cap��tulo est�� dedicado enteramente al proyecto de los apartamentos en Gifu, 1994-98, que seg��n esta tesis, supuso un importante punto de inflexi��n en la trayectoria de Sejima; tanto el tercer cap��tulo lleva por nombre ���Estrategias formales despu��s de Gifu��� y recoge los proyectos que le siguieron. Las ���Primeras estrategias formales���, varias y balbucientes, se mueven en general en torno a dos modos o procedimientos de composici��n, bien conocidos: por partes y sistem��tico. ��ste ��ltima inicia en la trayectoria de SANAA un aspecto que va a ser relevante de aqu�� en adelante: entender el proyecto como propuesta gen��rica en la que, m��s all�� de su realidad espec��fica y tangible, subyace una l��gica, en cada proyecto la suya, extrapolable a otros lugares, otras dimensiones, incluso otros programas: cada proyecto podr��a dar lugar a otros proyectos de la misma familia. La composici��n sistem��tica incluye, entre otros, la Casa Platform II, basada en la definici��n de un elemento constructivo, y la formulaci��n de unas leyes de repetici��n y de posibles modos de agrupaci��n. Incluye tambi��n la Residencia de Mujeres Saishunkan Seiyaku- proyecto que lanz�� a Sejima a la fama internacional-, que tambi��n ser��a un sistema, pero distinto: basado en la repetici��n regular de una serie de elementos a lo largo de una directriz generando un hipot��tico contenedor infinito del que el proyecto ser��a tan solo un fragmento. La estrategia formal del edificio de Gifu ahondar��a en la voluntad gen��rica del proyecto, adoptando la l��gica de un juego. El proyecto ser��a una partida del juego, pero no la ��nica posible, podr��an jugarse otras. Esta hip��tesis del juego est�� verificada en ���El Juego de Gifu��� que - tras formular el juego identificando sus elementos (tablero y fichas), reglas y procedimientos- juega una partida: la que habr��a dado lugar al edificio proyectado por Sejima. Gifu extiende el concepto de ���repetir��� un elemento constructivo a la de repetir un patr��n espacial, lo que conlleva: la desvinculaci��n entre forma y funci��n; y un nuevo concepto de flexibilidad, que deja de referirse al uso flexible del edificio construido para pertenecer al momento proyectual en que se asignan funciones espec��ficas a los patrones espaciales. Esta tesis propone que esa asignaci��n de funciones ser��a uno de los ��ltimos eslabones del proceso proyectual, algo opuesto a la premisa moderna de ���la forma sigue a la funci��n���. Las estrategias formales ���Despu��s de Gifu��� tienen tambi��n l��gicas de juego, pero cada estrategia responde a un juego distinto, como dejan entrever sus nombres: ���Tableros de Juego���, que con distintos grados de madurez estar��a presente en varios proyectos; ���Elementos de Cat��logo��� en el Museo de Kanazawa; ���Forma aprior��stica���, en la Casa Flor y ���Repetici��n de una situaci��n topol��gica���, en el Centro Rolex. Todas esas estrategias, o juegos, mantienen aspectos comunes relativos a la forma arquitect��nica, precisamente los aspectos Gifu: la repetici��n aplicada al patr��n espacial, y lo que conlleva: desvinculaci��n entre forma y funci��n y la nueva acepci��n de flexibilidad. ���Tableros de Juego��� consiste en configurar cada sistema de proyecto (estructura, cerramientos, particiones y mobiliario) eligiendo elementos ofrecidos por una geometr��a de base, en cada proyecto la suya, en general reticular: intersecciones, l��neas, m��dulos. Cada sistema se configura, en principio, sin relaci��n de subordinaci��n con cualquiera de los dem��s; cuando esa subordinaci��n es ineludible, el juego determina que el sistema portante no puede materializar el orden geom��trico de base, lo que se traduce en que no ejerce el papel dominante. Por lo tanto, ���Tableros de Juego��� transgrede la l��gica de la planta libre moderna: la estructura ni refleja ni revela el orden de base y los sistemas no respetan las relaciones de subordinaci��n jer��rquica y encadenada que aquella determinaba. Esta estrategia de ���Tableros de juego��� deriva en soluciones y proyectos formales muy distintos: los proyectos de Oogaki y Park Caf��, que presentar��an ���Tableros de Juego��� incipientes; De Kunstlinie en Almere y la Escuela de Zollverein, que presentar��an una consolidaci��n de esta estrategia; y el Pabell��n de Vidrio de Toledo que resultar��a de la subversi��n de la estrategia. Este ��ltimo proyecto, adem��s, lleva el concepto de repetici��n m��s all�� del elemento constructivo y del patr��n espacial (que en este caso tiene forma de burbuja) parar acabar afectando a la propia experiencia del espectador, que est�� donde est��, siempre tiene la sensaci��n de estar en el mismo sitio. Esta tesis denomina a ese espacio repetitivo como ���espacio mantra���. La estrategia ���Elementos de Cat��logo��� se ilustra con el Museo de Kanazawa. Su l��gica parte de la definici��n de una serie de elementos, muy pocos, y se basa en el ingente n��mero de posibles combinaciones entre s��. Gifu habr��a anunciado el catalogo de elementos en la caracterizaci��n de sus patrones espaciales. La estrategia ���Forma Aprior��stica��� se ilustra con la Casa Flor. La decisi��n sobre el tipo de forma -en este caso la de una ameba- estar��a al principio del proceso proyectual, lo que no quiere decir que sea una forma arbitraria: la forma de la ameba lleva impl��cita la repetici��n de un patr��n espacial (el seud��podo) y una apoteosis del concepto de repetici��n que, alcanzando la experiencia espacial, da lugar a un espacio repetitivo o mantra. El ���Espacio Mantra��� es uno de los leitmotivs, que se emplean como argumento en la ��ltima estrategia formal que la Tesis decodifica: el Centro Rolex. Con respecto a la estructura portante, la tesis identifica y traza una trayectoria de cinco estrategias proyectuales: preeminencia, ocultaci��n, disoluci��n, desaparici��n y desvirtuaci��n. --Ocultaci��n, reduce el papel dominante de la estructura. Al principio es una ocultaci��n literal, casi un tapado de los elementos estructurales, como en Gifu; luego se hace m��s sofisticada, como la ocultaci��n por camuflaje o la parad��jica ocultaci��n por multiplicaci��n de Park Caf��. --La disoluci��n merma la condici��n dominante de la estructura que en lugar de configurarse como sistema unitario u homog��neo se fragmenta en varios subsistemas. --La desaparici��n se refiere a estructuras que desaparecen como sistemas propios y aut��nomos, a proyectos en los que la funci��n portante es desempe��ada por otros sistemas como el de las particiones. La desaparici��n culmina con la Casa Flor, cuyo per��metro ejerce la funci��n portante y adem��s es transparente, est�� desmaterializado: la estructura se ha hecho invisible, ha desaparecido. --La desvirtuaci��n se refiere a estructuras que s�� se presentan como sistemas propios y aut��nomos, pero dejan de tener un papel preeminente por cuanto no materializan el orden de base: esta estrategia es correlativa a la estrategia formal ���Tableros de juego���. Las conclusiones de la tesis est��n en la propia organizaci��n de la tesis: la identificaci��n de las estrategias. A��n as��, y como ep��logos, se exponen seis. Las dos primeras subrayan el hilo conductor del trabajo realizado, que radica en la cualidad gen��rica de las estrategias proyectuales en Sejima-SANAA. Las cuatro siguientes dilucidan hasta qu�� punto hay, en sus proyectos, rasgos o significantes formales y/o estructurales que sean a su vez se��ales caracter��sticas del panorama arquitect��nico contempor��neo; y plantean la pregunta estrella: ��hay algunos que, apuntando m��s lejos, supongan aportaciones originales? --Como aportaciones originales la tesis destaca: la identificaci��n entre el ideal gen��rico y proyecto concreto; y la propuesta de un espacio nuevo, h��brido, una suerte de estadio intermedio entre el espacio subdividido y compartimentado de la tradici��n y el continuo moderno. --Como s��ntomas de contemporaneidad se destacan: respecto de la forma, la traslaci��n de la especificidad formal de la parte al conjunto; y respecto de la estructura, la tendencia contempor��nea a hacer estructuras cada vez m��s ligeras y livianas, que tienden a lo evanescente. ��sta ��ltima, la tendencia al evanescencia estructural, podr��a tener la condici��n de aportaci��n original, no en vano la desaparici��n de la estructura lleva la evanescencia hacia sus ��ltimas consecuencias, y en el caso de estructuras con presencia f��sica, hace que dejen de ser el sistema ordenador orquestador del proceso proyectual. ABSTRACT The Thesis decodes a selection of twenty representative Sejima-SANAA projects, from the first one built, the Platform I House in 1987, to the Rolex Center in 2010, year in which Sejima and Nishizawa ���SANAA- received the Pritzker Prize. Eleven projects are from Sejima: Platform I, Platform II, Saishunkan Seiyaku Women��s Dormitory, N- House, Pachinco Parlor I, Villa in the Forest, Policy Box at Chofu Station, Y-House, Gifu Kitigata Apartment, World City Expo ��96 Facilities Building, Pachinko Parlor III; and nine from SANAA: Multimedia Workshop in Ogaki, Metropolitan Housing Studies, Park Caf�� in Koga, De Kunstlinie in Almere, Kanazawa Museum, Glass Pavilion at the Toledo Museum of Art, Zollverein School, Flower House and the Rolex Center. This decoding reads the Sejima-SANAA���s projects inversely aiming ���to reconstruct', in a fictitious simulation exercise, a likely and coherent version of what her/their projectual processes ���could��� have been; ���could���, because the true ones are impossible to explain. The ones proposed here pretend only to be likely and reasonable. By so doing the Thesis tries to contribute to the understanding and comprehension of Sejima-SANAA architecture and, tangentially and to a lesser extent, to the theory of architectural projects exercise. Decoding centers in two specific aspects: architectural form, and projectual role of the load bearing structure. Both decodes inevitably extend to other related aspects such as, for example, the nature of space. The research procedure begun by carrying out an objective and detailed description of the formal and structural signifiers of each project; looking at them from their physical and geometric configuration. Taken to the limit, the ���objective��� descriptions allowed the conceptual structures and underlying logics of each project to arise. Together with critical interpretations, which related and confronted them with other architectures and well-known projectual working ways, it became possible to outline and trace the intended fictitious reconstruction decodes. The descriptive analytical work materialized in twenty critical essays, and was accompanied by a set of other essays on subjects suggested or demanded by the research process. Together, all those texts were the material basis on which thesis work was built. Looking at the whole and taking it from there, the thesis identifies two related projectual trajectories: a trajectory of formal strategies and a trajectory of strategies having to do with structural systems and components. Both, together, constitute the bulk of the thesis, as presented in the four central chapters. Preceding them there is an introductory chapter outlining the biographical path of Kazuyo Sejima and the professional trajectory of Sejima-SANAA. And following them there is another one containing transversal texts on form, place and space. The thesis ends with a synthesis on conclusions. The formal strategies are displayed in three chapters. The first one, `Early formal strategies' groups the first phase projects by Sejima. The second one, ���Formal strategies of Gifu���s paradigm���, is entirely dedicated to the Gifu apartments project, 1994-98, which according to this thesis meant an important inflexion point in Sejima���s trajectory; so much so that the third chapter is named `Formal strategies after Gifu' and gathers the selected projects that followed it. The ���Early formal strategies', diverse and tentative, move in general around two well-known projectual composition methods ���composition by parts���, and ���systematic composition���. This last one ���systematic composition- begins and leads in SANAA���s trajectory an aspect which will remain relevant from here on: the understanding of the project as if it were an specific instance of a generic proposal in which -below and beyond the project tangible reality- there lays a logic that could be applicable at other places, for other dimensions, even with other programs; from each project, other projects of the same family could rise. The set of projects using this systematic composition method include, among others, the ���Platform II House, based on the definition of a constructive element and of rules having to do with its replicas and their possible groupings. It also includes the Saishunkan Seiyaku Women Residence -project that launched Sejima to international fame- that could also be seen as a system, but of a different kind: a system based on the regular repetition of a series of elements along a directive line, thus generating a hypothetical infinite container of which the project would be only a fragment. The formal strategy of the Gifu apartments building would push further towards the generic project concept, adopting the logic of a game. The project would be a bout, a round, one play���, but not the only possible one; others could be played. The thesis confirms this game hypothesis -after having formulated `The Game of Gifu' and identified its elements (board, chips, rules and procedures)- playing the one play from which the building as projected by Sejima would have raised. Gifu extends the concept of ���repeating a constructive element��� to that of ���repeating a space pattern element���, and to what it implies: the decoupling of form and function, leading to a new concept of flexibility that no longer refers to the flexible use of the constructed building but to the projectual moment at which the specific functions are assigned to the space patterns. This thesis proposes that this allocation of functions would be one of the last steps in projectual process, quite opposite from the modern premise: ���form follows function���. The Formal strategies after Gifu do also have a game logic; but, as their names reveal, each strategy responds to a different game: ���Game Boards���, present with different maturity levels in several projects; ���Elements from a Catalogue���, in the Kanazawa Museum; ���Aprioristic Form���, in the Flower House; and ���Repetition of a topologic situation', in the Rolex Center. All of these strategies, or games, maintain common aspects having to do with architectural form; aspects that were already present, precisely, in Gifu: repetition of space pattern units, uncoupling of form and function, and a new meaning of flexibility. -`Game Boards��� consists on setting up a base geometry -each project his, generally reticular- and give form to each project system (structure, closings, partitions and furniture) by choosing elements -intersections, lines, modules- it offers. Each project system is formed, in principle, with no subordinated relation with any of the others; when subordination is unavoidable, the game rules determine that the load bearing structural system may not be the one to materialize the base geometric order, which means that it does not exert the dominant role. Therefore, ���Game Boards' transgresses the Modern logic, because the structure neither reflects nor reveals the base order, and because the systems do not respect any of the hierarchic and chained subordination relations that the ���free plan��� called for. ���Game Boards' leads to quite different solutions and formal projects: the Oogaki and Park Coffee projects show incipient Game Boards; The Almere Kunstlinie and the Zollverein School present consolidations of this strategy; and the Toledo���s Glass Pavilion results from subverting the strategy. In addition, the Toledo project takes the repetition concept beyond that of using a constructive element and a space pattern element (in this case with a bubble form) to end up affecting the personal experience of the spectator, who, wherever he is, feels to always be in the same place. This thesis denominates that repetitive space as ���Mantra space '. -���Elements from a Catalogue��� is shown with the Kanazawa Museum. Its logic starts from the definition of a series of elements, very few, and it is based on the huge number of possible combinations among them. The ���Elements from a Catalogue��� approach was announced in the Gifu project when characterizing its space pattern elements. -Aprioristic Form' is illustrated by the Flower House. The decision on the type of form -in this case the form of an amoeba- would be the beginning of the projectual process, but it does not mean it is arbitrary form: the amoeba form implies repeating a space pattern (pseudopodia) and an apotheosis of the repetition concept: embracing the space experience, it gives rise to a repetitive or mantra space. ���Mantra Space��� is one of leitmotivs used as an argument in the last formal strategy Thesis decodes: the Rolex Center. With respect to the ���Projectual strategies of the load bearing structure���, the thesis finds and traces a trajectory of five projectual strategies: ���preeminence, concealment, dissolution, disappearance and desvirtuaci��n���. --Preeminence is present in Sejima���s first works in which she resorts to structures which have a dominant preeminent role in the project in so far as they impersonate the greater scale and/or materialize the base geometric order. In later works that preeminence will be inverted, the projects aiming towards its opposite: lighter, slighter, smaller structures. -Concealment reduces the dominant role of the structure. At the outset concealment is literal, almost hiding the structural elements, as in Gifu; soon it will become more sophisticated, such as the concealment by camouflage or the paradoxical concealment by multiplication in the Koga Park Caf��. -Dissolution diminishes the dominant condition of the structure: instead of its��� being configured as unitary or homogenous system is fragmented in several subsystems. -Disappearance talks about structures that fade away as self referred and independent systems; projects in which the load bearing function is carried out by other systems such as the set of partitions. Disappearance reaches its zenith at the Flower House, whose perimeter functions structurally being, in addition, transparent, immaterial: its structure has become invisible, has disappeared. -Desvirtuaci��n talks about structures that do appear like independent self-systems, but which that do not longer have a preeminent paper, inasmuch as they do not materialize the base order. This strategy correlates with the ���Game Boards��� formal strategy. The thesis conclusions are show by the organization of the thesis itself: its identification of the different strategies. Even so, as epilogues, the thesis exposes six ���Conclusions���. The first two emphasize the leading thread of the work done, rooted in the generic quality of the Sejima-SANAA projectual strategies. The following four expound to what extent their projects show features, or formal and/or structural signifiers, which also are or can be read as characteristic signals of the contemporary architectonic panorama, and raise the key question: aiming farther, may some of them be taken as original contributions? -As original contributions the conclusions highlight: the identification between the generic ideal and the concrete project; and the proposal of a new, hybrid space, kind of an intermediate stage between the traditional subdivided compartmented space and the continuous modern. -As symptoms of contemporaneousness: in relation to the form it highlights the transferring of the formal specificity from the part to the whole; and in relation to the structure, it underscore the contemporary tendency towards lighter and growingly slimmer structures, tending to the evanescent. This last one, the tendency towards structural evanescence, could have condition of being an original contribution, not in vain it carries the structural disappearance towards its last consequences; and in the case of structures with physical presence, it makes them to cease being the ordering system orchestrating the projectual process.

Gesti��n de dispositivos integrados en una Arquitectura de la Red de las Cosas

La Arquitectura de la Red de las Cosas (IoT) hace referencia a una red de objetos cotidianos interconectados digitalmente. Gracias a IoT, no s��lo podemos almacenar, analizar e intercambiar informaci��n y datos con dichos objetos, sino que adem��s ellos pueden tener la capacidad de interactuar entre ellos de forma aut��noma. Para ellos, los objetos cotidianos disponen de actuadores y sensores que permiten modificar su comportamiento y conocer su estado y propiedades, respectivamente. La gesti��n de IoT combina todas las funcionalidades necesarias para coordinar un sistema con una Arquitectura de la Red de las Cosas. Una buena gesti��n del sistema puede reducir costes, mejorar la asistencia a problemas de uso inesperado, corregir fallos y permitir la escalabilidad del sistema permiti��ndole la incorporaci��n de nuevos m��dulos y funcionalidades. En este Proyecto Fin de Grado se realizar�� primero un an��lisis de los aspectos de IoT relacionados con la gesti��n de dispositivos integrados en la Arquitectura de la Red de las Cosas. Despu��s se proceder�� a realizar la especificaci��n y el dise��o de plataforma de gesti��n. Y finalmente se desarrollar��n un caso de uso que permita validar algunos elementos de la plataforma dise��ada. Se realizar��n distintas pruebas para comprobar una correcta gesti��n de los dispositivos como el correcto funcionamiento del dise��o previamente establecido, por medio, entre otras, de las siguientes operaciones: listar los elementos conectados, posibilidad de obtener y/o modificar dichos elementos (su configuraci��n y su estado) o presentar informes y comprobar el estado en el que se encuentran los dispositivos: operativos o no operativos. De tal forma, en esta memoria se plasma como se ha desarrollado la gesti��n de dispositivos integrados en un sistema con Arquitectura de la Red de las Cosas utilizando tanto plataformas Intel Galileo como Arduino. ABSTRACT. The Architecture of the Internet of Things (IoT) refers to a network of digitally interconnected everyday objects. With IoT, not only we can store, analyze and exchange information and data with objects, but they can also autonomously interact among them. To accomplish that, the everyday objects are made of actuators and sensors that let us act on their behavior and know their state and properties, respectively. Management of IoT combines all the functionalities needed for coordinating a system with an Architecture of the Internet of Things. A good management system can reduce faults, improve assistance to reduce unexpected problems, correct errors and allow the scalability of the system, allowing the addition of new modules and functionalities. In this Degree Final Project, an analysis about aspects of IoT related to the management of devices integrated into the Architecture of the Internet of things is carried out first. Then, the specification and the design of the management platform is made. Finally, a use case will be developed to validate some elements of the designed platform. Several tests will be run to check the correct management of the devices such as the proper functioning of the design previously established, requesting, among others, the following set of operations: list the connected elements, possibility to obtain or modify these elements (their configuration and their state) or reporting and checking which devices are operating or non-operating. So, in this memory it is explained how it has been carried out the management of devices integrated in a system with an Architecture of the Internet of Things (IoT), based on the Intel Galileo and Arduino platforms.

A framework for mixed-criticality partitioned real-time embedded systems

Los sistemas empotrados son cada d��a m��s comunes y complejos, de modo que encontrar procesos seguros, eficaces y baratos de desarrollo software dirigidos espec��ficamente a esta clase de sistemas es m��s necesario que nunca. A diferencia de lo que ocurr��a hasta hace poco, en la actualidad los avances tecnol��gicos en el campo de los microprocesadores de los ��ltimos tiempos permiten el desarrollo de equipos con prestaciones m��s que suficientes para ejecutar varios sistemas software en una ��nica m��quina. Adem��s, hay sistemas empotrados con requisitos de seguridad (safety) de cuyo correcto funcionamiento depende la vida de muchas personas y/o grandes inversiones econ��micas. Estos sistemas software se dise��an e implementan de acuerdo con unos est��ndares de desarrollo software muy estrictos y exigentes. En algunos casos puede ser necesaria tambi��n la certificaci��n del software. Para estos casos, los sistemas con criticidades mixtas pueden ser una alternativa muy valiosa. En esta clase de sistemas, aplicaciones con diferentes niveles de criticidad se ejecutan en el mismo computador. Sin embargo, a menudo es necesario certificar el sistema entero con el nivel de criticidad de la aplicaci��n m��s cr��tica, lo que hace que los costes se disparen. La virtualizaci��n se ha postulado como una tecnolog��a muy interesante para contener esos costes. Esta tecnolog��a permite que un conjunto de m��quinas virtuales o particiones ejecuten las aplicaciones con unos niveles de aislamiento tanto temporal como espacial muy altos. Esto, a su vez, permite que cada partici��n pueda ser certificada independientemente. Para el desarrollo de sistemas particionados con criticidades mixtas se necesita actualizar los modelos de desarrollo software tradicionales, pues estos no cubren ni las nuevas actividades ni los nuevos roles que se requieren en el desarrollo de estos sistemas. Por ejemplo, el integrador del sistema debe definir las particiones o el desarrollador de aplicaciones debe tener en cuenta las caracter��sticas de la partici��n donde su aplicaci��n va a ejecutar. Tradicionalmente, en el desarrollo de sistemas empotrados, el modelo en V ha tenido una especial relevancia. Por ello, este modelo ha sido adaptado para tener en cuenta escenarios tales como el desarrollo en paralelo de aplicaciones o la incorporaci��n de una nueva partici��n a un sistema ya existente. El objetivo de esta tesis doctoral es mejorar la tecnolog��a actual de desarrollo de sistemas particionados con criticidades mixtas. Para ello, se ha dise��ado e implementado un entorno dirigido espec��ficamente a facilitar y mejorar los procesos de desarrollo de esta clase de sistemas. En concreto, se ha creado un algoritmo que genera el particionado del sistema autom��ticamente. En el entorno de desarrollo propuesto, se han integrado todas las actividades necesarias para desarrollo de un sistema particionado, incluidos los nuevos roles y actividades mencionados anteriormente. Adem��s, el dise��o del entorno de desarrollo se ha basado en la ingenier��a guiada por modelos (Model-Driven Engineering), la cual promueve el uso de los modelos como elementos fundamentales en el proceso de desarrollo. As�� pues, se proporcionan las herramientas necesarias para modelar y particionar el sistema, as�� como para validar los resultados y generar los artefactos necesarios para el compilado, construcci��n y despliegue del mismo. Adem��s, en el dise��o del entorno de desarrollo, la extensi��n e integraci��n del mismo con herramientas de validaci��n ha sido un factor clave. En concreto, se pueden incorporar al entorno de desarrollo nuevos requisitos no-funcionales, la generaci��n de nuevos artefactos tales como documentaci��n o diferentes lenguajes de programaci��n, etc. Una parte clave del entorno de desarrollo es el algoritmo de particionado. Este algoritmo se ha dise��ado para ser independiente de los requisitos de las aplicaciones as�� como para permitir al integrador del sistema implementar nuevos requisitos del sistema. Para lograr esta independencia, se han definido las restricciones al particionado. El algoritmo garantiza que dichas restricciones se cumplir��n en el sistema particionado que resulte de su ejecuci��n. Las restricciones al particionado se han dise��ado con una capacidad expresiva suficiente para que, con un peque��o grupo de ellas, se puedan expresar la mayor parte de los requisitos no-funcionales m��s comunes. Las restricciones pueden ser definidas manualmente por el integrador del sistema o bien pueden ser generadas autom��ticamente por una herramienta a partir de los requisitos funcionales y no-funcionales de una aplicaci��n. El algoritmo de particionado toma como entradas los modelos y las restricciones al particionado del sistema. Tras la ejecuci��n y como resultado, se genera un modelo de despliegue en el que se definen las particiones que son necesarias para el particionado del sistema. A su vez, cada partici��n define qu�� aplicaciones deben ejecutar en ella as�� como los recursos que necesita la partici��n para ejecutar correctamente. El problema del particionado y las restricciones al particionado se modelan matem��ticamente a trav��s de grafos coloreados. En dichos grafos, un coloreado propio de los v��rtices representa un particionado del sistema correcto. El algoritmo se ha dise��ado tambi��n para que, si es necesario, sea posible obtener particionados alternativos al inicialmente propuesto. El entorno de desarrollo, incluyendo el algoritmo de particionado, se ha probado con ��xito en dos casos de uso industriales: el sat��lite UPMSat-2 y un demostrador del sistema de control de una turbina e��lica. Adem��s, el algoritmo se ha validado mediante la ejecuci��n de numerosos escenarios sint��ticos, incluyendo algunos muy complejos, de m��s de 500 aplicaciones. ABSTRACT The importance of embedded software is growing as it is required for a large number of systems. Devising cheap, efficient and reliable development processes for embedded systems is thus a notable challenge nowadays. Computer processing power is continuously increasing, and as a result, it is currently possible to integrate complex systems in a single processor, which was not feasible a few years ago.Embedded systems may have safety critical requirements. Its failure may result in personal or substantial economical loss. The development of these systems requires stringent development processes that are usually defined by suitable standards. In some cases their certification is also necessary. This scenario fosters the use of mixed-criticality systems in which applications of different criticality levels must coexist in a single system. In these cases, it is usually necessary to certify the whole system, including non-critical applications, which is costly. Virtualization emerges as an enabling technology used for dealing with this problem. The system is structured as a set of partitions, or virtual machines, that can be executed with temporal and spatial isolation. In this way, applications can be developed and certified independently. The development of MCPS (Mixed-Criticality Partitioned Systems) requires additional roles and activities that traditional systems do not require. The system integrator has to define system partitions. Application development has to consider the characteristics of the partition to which it is allocated. In addition, traditional software process models have to be adapted to this scenario. The V-model is commonly used in embedded systems development. It can be adapted to the development of MCPS by enabling the parallel development of applications or adding an additional partition to an existing system. The objective of this PhD is to improve the available technology for MCPS development by providing a framework tailored to the development of this type of system and by defining a flexible and efficient algorithm for automatically generating system partitionings. The goal of the framework is to integrate all the activities required for developing MCPS and to support the different roles involved in this process. The framework is based on MDE (Model-Driven Engineering), which emphasizes the use of models in the development process. The framework provides basic means for modeling the system, generating system partitions, validating the system and generating final artifacts. The framework has been designed to facilitate its extension and the integration of external validation tools. In particular, it can be extended by adding support for additional non-functional requirements and support for final artifacts, such as new programming languages or additional documentation. The framework includes a novel partitioning algorithm. It has been designed to be independent of the types of applications requirements and also to enable the system integrator to tailor the partitioning to the specific requirements of a system. This independence is achieved by defining partitioning constraints that must be met by the resulting partitioning. They have sufficient expressive capacity to state the most common constraints and can be defined manually by the system integrator or generated automatically based on functional and non-functional requirements of the applications. The partitioning algorithm uses system models and partitioning constraints as its inputs. It generates a deployment model that is composed by a set of partitions. Each partition is in turn composed of a set of allocated applications and assigned resources. The partitioning problem, including applications and constraints, is modeled as a colored graph. A valid partitioning is a proper vertex coloring. A specially designed algorithm generates this coloring and is able to provide alternative partitions if required. The framework, including the partitioning algorithm, has been successfully used in the development of two industrial use cases: the UPMSat-2 satellite and the control system of a wind-power turbine. The partitioning algorithm has been successfully validated by using a large number of synthetic loads, including complex scenarios with more that 500 applications.

Los programas municipales de ocupaci��n guiada: instrumentos preferentes de habitabilidad b��sica versus la urbanizaci��n informal futura. El caso de Trujillo (Per��)

El crecimiento demogr��fico y el proceso de urbanizaci��n que ha experimentado el planeta en el ��ltimo siglo se ha traducido, en contextos de pobreza, en la generaci��n de tugurios y en el aumento de la poblaci��n viviendo en condiciones de habitabilidad precaria (HaP) fruto de la urbanizaci��n informal. Situaci��n que, seg��n las estimaciones de Naciones Unidas continuar�� teniendo lugar en las pr��ximas d��cadas, especialmente en las ciudades de las regiones menos desarrolladas. Este ha sido el problema espec��fico que se ha querido atender con el presente trabajo: la b��squeda de un instrumento urbano que incida en la reducci��n de las tasas de precariedad habitacional urbana futuras, la b��squeda de instrumentos que eviten que ese aumento de la urbanizaci��n se traduzca en aumento de poblaci��n condenada a vivir en tugurios durante d��cadas. Dicha b��squeda ha tenido lugar en el marco de la teor��a de la Habitabilidad B��sica (HaB) desarrollada por el ICHaBC��tedra UNESCO de Habitabilidad B��sica de la UPM. Una HaB que consiste en la satisfacci��n de las necesidades fundamentales de habitabilidad pero, a su vez, o m��s importante a��n, en una esperanza de mejora y progreso paulatino de esas condiciones elementales entendida como herramienta de desarrollo y lucha contra la pobreza. Como herramienta b��sica, no se trata de ofrecer las condiciones ideales, sino de brindar un camino razonable, que se considera posible, para que miles de millones de personas que viven en HaP o parecen condenadas a tener que hacerlo, puedan acceder a mejores condiciones de vida en tiempos m��s cortos. Entre las pol��ticas habitacionales no convencionales puestas en marcha desde H��bitat I en 1976, las de habilitaci��n urbana progresiva, y m��s en particular, la Ocupaci��n Guiada, resultan ser en contextos de escasez econ��mica, el mejor instrumento para hacer frente a la urbanizaci��n informal, un instrumento paradigm��tico m��nimo preferente de implantaci��n ex novo de HaB. Lo es, por la atenci��n prestada en la elecci��n del suelo y la parcelaci��n, las dos etapas cabecera del proceso, as�� como por los mecanismos implementados para atender la etapa de urbanizaci��n en su fase provisional, y por dejar la ��ltima etapa, la de la edificaci��n de las viviendas, en manos de la poblaci��n. El proceso de urbanizaci��n que se favorece es parecido al de los tugurios y ocupaciones ilegales en lo referente a las etapas y mecanismos de crecimiento. Sin embargo, la diferencia est�� en las condiciones en las que se produce, en los niveles de salubridad y de seguridad, y en la proyecci��n de futuro. El Programa de Ocupaci��n Guiada 'Alto Trujillo' (POG), puesto en marcha por la municipalidad de Trujillo (Per��) entre 1995 y 2006 fue concebido para hacer frente a los procesos de urbanizaci��n informal que estaban teniendo lugar en la ciudad y ha demostrado ser un mecanismo adecuado para garantizar el acceso regulado al suelo, las infraestructuras, los servicios b��sicos y la vivienda en condiciones de fuerte restricci��n econ��mica mediante un cogesti��n acertada entre municipalidad, poblaci��n y dem��s actores del proceso. El POG eligi�� un suelo no vulnerable y en continuidad con el tejido urbano, con la parcelaci��n estableci�� el orden geom��trico del asentamiento y reserv�� los espacios p��blicos destinados a equipamientos, zonas verdes y viario, y fij�� las dimensiones de las parcelas, acompa���� a la poblaci��n en el proceso de ocupaci��n guiada de las mismas, as�� como en el posterior desarrollo progresivo del asentamiento haciendo una fuerte apuesta por lo p��blico, relegando la construcci��n de las viviendas al esfuerzo de los pobladores. Los POG municipales resultan ser un instrumento replicable siempre que se den cinco condiciones: la existencia de un marco institucional adecuado que contemple la descentralizaci��n de competencias, que haya inter��s y continuidad pol��tica en el gobierno local, acceso a suelo urbano disponible y voluntad de co-gesti��n con la poblaci��n. El an��lisis del POG ha permitido elaborar una propuesta de replicabilidad del POG basada en la experiencia de soluciones ya implementadas, que han sido contrastadas emp��ricamente y analizadas para aprender de sus fortalezas, oportunidades, debilidades y amenazas, as�� como de sus aciertos y errores. La estrategia de replicabilidad del POG se plantea como alternativa a la urbanizaci��n informal con mecanismos mejorados para que las ciudades se desarrollen siguiendo unos par��metros m��nimos de HaB y no a trav��s de asentamientos informales que dificulten el progreso futuro de las familias que los habitan y de las mismas ciudades de las que forman parte. Esta propuesta de replicabilidad, que precisa ser adaptada a cada contexto, ten��a una clara vocaci��n: intentar ser instrumento en la regi��n del planeta donde, seg��n las estimaciones, en los pr��ximos treinta a��os el crecimiento demogr��fico y el proceso de urbanizaci��n ser��n m��s fuertes: ��frica Subsahariana. Por ello, con el apoyo de expertos mozambique��os en temas de habitabilidad, se estudi�� la replicabilidad en Mozambique incorporando las medidas necesarias que dar��an respuesta a los condicionantes particulares del pa��s. ABSTRACT The demographic growth and the urbanisation process that the planet has experienced in the last century has turned into the generation of slums and in the increase of population living in conditions of precarious habitability (HaP) result of the informal urbanisation, in contexts of poverty. According to the United Nations estimations, this situation will continue taking place in the next decades, especially in the cities of the least developed regions. The present work has wanted to attend this specific problem by the search of an urban instrument that has an impact on the reduction of the urban future precarious housing rates, a search of instruments that prevent that this urbanisation spread become an increase of population doomed to live in slums during decades. The above mentioned search has taken place in the frame of the Basic Habitability theory (HaB) developed by the ICHaB-C��tedra UNESCO of Basic Habitability of the UPM. HaB consists of the satisfaction of the fundamental habitability needs but, in turn, or still more important, it is the hope of improvement and gradual progress of these elementary conditions. The HaB is understood as a tool of development and fight against poverty. As a basic tool, it does not offer the ideal conditions, but it offers a reasonable way, which is considered to be possible, so that thousands of million persons who live in HaP or that seem to be doomed to have to do it, could gain access to better living conditions in shorter times. Between the non conventional housing policies started up from Habitat I in 1976, those of urban progressive fitting out, and more especially, the Guided Occupation, has turned out to be, in contexts of economic shortage, the best instrument to face the informal urbanisation, a preferential and minimum paradigmatic instrument of ex-novo HaB implementation. It is so due to the attention given to the appropriate site selection and the land allotment, both headboard stages of the process, as well as to the mechanisms implemented to attend the urbanisation stage in its provisional phase, and to leave the last stage, the building process, in population hands. The urbanisation process that is favored is similar to that of the slums and squatting in what concerns the stages and mechanisms of growth. Nevertheless, the difference is in the conditions in which it takes place, in the levels of health and safety, and in the future projection. The Program of Guided Occupation 'Alto Trujillo' (PGO), turned on by the Provincial City Hall of Trujillo (Peru) between 1995 and 2006, was conceived to face the processes of informal urbanisation that took place in the city and it has demonstrated to be a mechanism adapted to guarantee the regulated access to soil, infrastructures, basic services and housing in conditions of strong economic restriction by means of a succeeded co-management between municipality, population and other process actors. The PGO chose a non vulnerable soil in continuity with the urban fabric, with the land allotment established the settlement geometric order, reserved the public spaces allocated for urban facilities, green spaces and streets, and fixed the plot dimensions, accompanied the population in the plot guided occupation process, as well as in the later progressive settlement development betting strongly for the public components, relegating the housing construction to the settlers effort. The municipal PGO turn out to be a replicable instrument under five conditions: the existence of an institutional suitable frame that contemplates the decentralization competitions, interest and political continuity in the local government, access to urban available soil and will of co-management with the population. The PGO analysis has allowed to elaborate a replicability proposal of the PGO based on the experience of the already implemented solutions, which have been empirically confirmed and analyzed to learn of its strengths, opportunities, weaknesses and threats, as well as of its successes and mistakes. The replicability strategy of the PGO is considered an alternative to the informal urbanisation with improved mechanisms in order that the cities can develop following a few HaB's minimal parameters, but not through informal settlements that would make difficult the families future progress and that of the cities where they live. This replicability proposal, that needs to be adapted to every context, had a clear vocation: try to be an instrument in the region of the planet where, according to the estimations, in the next thirty years the demographic growth and the urbanisation process will be stronger: Sub-Saharan Africa. Therefore, with the support of Mozambican experts in habitability topics, the replicability was studied in Mozambique incorporating the necessary measures that would give response to the country's determinants.

Arquitectura cognitiva basada en el gradiente sensorial y su aplicaci��n a la rob��tica m��vil

El objetivo de esta tesis es el desarrollo de un sistema completo de navegaci��n, aprendizaje y planificaci��n para un robot m��vil. Dentro de los innumerables problemas que este gran objetivo plantea, hemos dedicado especial atenci��n al problema del conocimiento aut��nomo del mundo. Nuestra mayor preocupaci��n ha sido la de establecer mecanismos que permitan, a partir de informaci��n sensorial cruda, el desarrollo incremental de un modelo topol��gico del entorno en el que se mueve el robot. Estos mecanismos se apoyan invariablemente en un nuevo concepto propuesto en esta tesis: el gradiente sensorial. El gradiente sensorial es un dispositivo matem��tico que funciona como un detector de sucesos interesantes para el sistema. Una vez detectado uno de estos sucesos, el robot puede identificar su situaci��n en un mapa topol��gico y actuar en consecuencia. Hemos denominado a estas situaciones especiales lugares sensorialmente relevantes, ya que (a) captan la atenci��n del sistema y (b) pueden ser identificadas utilizando la informaci��n sensorial. Para explotar convenientemente los modelos construidos, hemos desarrollado un algoritmo capaz de elaborar planes internalizados, estableciendo una red de sugerencias en los lugares sensorialmente relevantes, de modo que el robot encuentra en estos puntos una direcci��n recomendada de navegaci��n. Finalmente, hemos implementado un sistema de navegaci��n robusto con habilidades para interpretar y adecuar los planes internalizados a las circunstancias concretas del momento. Nuestro sistema de navegaci��n est�� basado en la teor��a de campos de potencial artificial, a la que hemos incorporado la posibilidad de a��adir cargas ficticias como ayuda a la evitaci��n de m��nimos locales. Como aportaci��n adicional de esta tesis al campo gen��rico de la ciencia cognitiva, todos estos elementos se integran en una arquitectura centrada en la memoria, lo que pretende resaltar la importancia de ��sta en los procesos cognitivos de los seres vivos y aporta un giro conceptual al punto de vista tradicional, centrado en los procesos. The general objective of this thesis is the development of a global navigation system endowed with planning and learning features for a mobile robot. Within this general objective we have devoted a special effort to the autonomous learning problem. Our main concern has been to establish the necessary mechanisms for the incremental development of a topological model of the robot���s environment using the sensory information. These mechanisms are based on a new concept proposed in the thesis: the sensory gradient. The sensory gradient is a mathematical device which works like a detector of ���interesting��� environment���s events. Once a particular event has been detected the robot can identify its situation in the topological map and to react accordingly. We have called these special situations relevant sensory places because (a) they capture the system���s attention and (b) they can be identified using the sensory information. To conveniently exploit the built-in models we have developed an algorithm able to make internalized plans, establishing a suggestion network in the sensory relevant places in such way that the robot can find at those places a recommended navigation direction. It has been also developed a robust navigation system able to navigate by means of interpreting and adapting the internalized plans to the concrete circumstances at each instant, i.e. a reactive navigation system. This reactive system is based on the artificial potential field approach with the additional feature introduced in the thesis of what we call fictitious charges as an aid to avoid local minima. As a general contribution of the thesis to the cognitive science field all the above described elements are integrated in a memory-based architecture, emphasizing the important role played by the memory in the cognitive processes of living beings and giving a conceptual turn in the usual process-based approach.

A characterisation of passive and active interactions and their influence on student's achievement using Moodle LMS Logs

During the last years, there has been much concern about learning management systems' (LMS) effectiveness when compared to traditional learning and about how to assess students' participation during the course. The tracking and monitoring capabilities of most recent LMS have made it possible to analyse every interaction in the system. The issues addressed on this study are: a) Is LMS student's interaction an indicator of academic performance?; b) Are different results in performance expected between distance and in-class LMS-supported education?; c) How can LMS interactions from logs be categorised?; d) May this categorisation detect 'learning witnesses'? To answer these questions, a set of interaction types from Moodle LMS activity record logs has been analysed during two years in online and in-class Master's degrees at the UPM. The results show partial or no evidence of influence between interaction indicators and academic performance, although the proposed categorisation may help detect learning witnesses.

A parallel implementation of 3D Zernike moment analysis

Zernike polynomials are a well known set of functions that find many applications in image or pattern characterization because they allow to construct shape descriptors that are invariant against translations, rotations or scale changes. The concepts behind them can be extended to higher dimension spaces, making them also fit to describe volumetric data. They have been less used than their properties might suggest due to their high computational cost. We present a parallel implementation of 3D Zernike moments analysis, written in C with CUDA extensions, which makes it practical to employ Zernike descriptors in interactive applications, yielding a performance of several frames per second in voxel datasets about 2003 in size. In our contribution, we describe the challenges of implementing 3D Zernike analysis in a general-purpose GPU. These include how to deal with numerical inaccuracies, due to the high precision demands of the algorithm, or how to deal with the high volume of input data so that it does not become a bottleneck for the system.

Sistema de enfoque basado en dos espejos el��pticos y un espejo plano rotatorio para un radar a 300 GHz

A focusing system for a 300 GHz radar with two target distances (5m and 10m) is proposed, having 1cm resolution in both cases. The focusing system is based on a gaussian telescope scheme and it has been designed using gaussian beam quasi-optical propagation theory with a homemade Matlab analysis tool. It has been translated into a real focusing system based on two elliptical mirrors and a plane mirror in order to have scanning capabilities and validated using the commercial antenna software GRASP