Implementación y análisis de luminarias LED

En este proyecto se abordan el diseño y análisis, con sus diferentes etapas, de varias configuraciones de prototipos para luminarias LED enfocadas al ámbito domestico e industrial. Se realizarán montajes sobre diferentes materiales para evaluar los resultados y decidir que soporte es más adecuado para cada circunstancia. Inicialmente expondremos el estado actual de esta tecnología y caracterizaremos, de forma preliminar, los dispositivos que vamos a utilizar para elaborar los prototipos que posteriormente analizaremos. Seguidamente detallaremos el proceso de construcción de cada prototipo, indicando especialmente las diferencias y similitudes entre ellos que, en siguientes secciones, serán analizadas. Trabajaremos con dos rangos de potencia para las luminarias. El primero de ellos se centra en obtener la máxima potencia lumínica, con valores comprendidos entre 40W y 50W, considerando un uso industrial, alumbrado público, etc. El segundo rango de potencias, se enfocará al ámbito doméstico, adecuando la temperatura de color a este entorno, para combinar la potencia, de entre 9W y 12W, con una iluminación más cálida. Finalmente someteremos los prototipos elaborados a una serie de análisis y, ante los resultados, concluiremos cuales serán aptos para el uso al que se pretenden dedicar y aquellos que deberán ser modificados. En el entorno de laboratorio, donde se llevaran a cabo análisis térmicos, eléctricos y lumínicos, emplearemos instrumental especializado para cada tipo de análisis así como su software correspondiente. A excepción de las mediciones relacionadas con el espectro de radiación lumínica, el resto serán obtenidas mediante la plataforma LabVIEW®, un completo software grafico para el desarrollo de instrumentación virtual. Como sección final, expondremos una evaluación sobre el cumplimiento de los objetivos establecidos para el proyecto, posibles mejoras o trabajos futuros y conclusiones obtenidas. ABSTRACT. This project concerns the design and analysis, with its different stages, of various configurations of LED luminaries prototypes focused on domestic and industrial environments. Mounts on different materials will be made to evaluate the results and decide which material is most appropriate for each circumstance. Initially we will expose the current state of this technology and characterize, in a preliminary way, the devices that we will use to produce the prototypes which subsequently will analyze. Later we detail the process of construction of each prototype, especially indicating the differences and similarities between them. In the following sections, we will analyze these characteristics. We will work with two power ranges for luminaries. The first one focuses on maximum light output, with values between 40W and 50W, thinking about industrial use, street lighting, etc. The second power range will focus on the domestic environment, adjusting the color temperature in this environment to combine power, between 9W and 12W, with warm lighting. Finally the prototypes will submit a series of analyzes and, with the results obtained, we conclude if will be suitable for the intended use and those that should be modified. In laboratory environment, where thermal, electrical and lighting analyzes were carried out, we will use specialized instruments for each type of analysis as well as the corresponding software. Except for measurements related to the spectrum of light radiation, the rest of information will be obtained by LabVIEW®, complete graphical development software for virtual instrumentation. As a final section, we will present an evaluation of compliance with the project objectives, possible future work, or improvements, and conclusions.

Diseño y análisis de viabilidad de un sistema de desalación mediante compresión mecánica de vapor accionado por energía eólica

El presente estudio se enmarca en el proyecto GreenMVC en el que colabora el CIEMAT (Centro de Investigaciones Energéticas Medioambientales y Tecnológicas). Este proyecto tiene como objetivo el análisis y optimización de la tecnología de desalación de compresión mecánica de vapor (MVC), para ser alimentado mediante fuentes de energía renovables. El empleo de fuentes de energía renovables para la alimentación de procesos de desalación es una opción prometedora especialmente en áreas remotas y regiones áridas donde las fuentes de energía convencionales son excesivamente caras o no están disponibles. En este proyecto se analiza la viabilidad tanto técnica como económica de un sistema de desalación de agua mediante compresión mecánica de vapor (MVC) activado por energía eólica, como una alternativa para el abastecimiento de agua limpia respetuosa con el medioambiente. Una de las principales dificultades del accionamiento de la desaladora MVC mediante energía eólica, y en lo que principalmente se centra este proyecto, es la caracterización de su funcionamiento ante las variaciones de potencia subministrada debido a la naturaleza variable del recurso eólico. Generalmente, estos sistemas de desalación están conectados a la red, trabajando constantemente en su punto de funcionamiento nominal. Para poder obtener la relación entre la potencia suministrada y el caudal obtenido para una desaladora, previamente, se ha realizado un modelo termodinámico de la desaladora y, a partir de éste, se han analizado los principios de funcionamiento de este proceso de desalación. Modelando también la energía eólica, finalmente se crea un modelo único del conjunto conformado por la desaladora MVC y el aerogenerador capaz de caracterizar el funcionamiento a régimen variable y predecir la producción, de modo que se pueda determinar la viabilidad técnica del proyecto. Otro de los objetivos principales, era analizar la viabilidad económica. Para ello, también empleando el modelo realizado, se ha estudiado el coste de la desalación MVC yde la generación de energía eléctrica mediante energía eólica. Consiguiendo, finalmente,estimar el coste de desalación en función de el diseño de la desaladora empleada, el tamaño del aerogenerador, y del recurso eólico del emplazamiento.

Análisis de las herramientas ORCC y Vivado HLS para la Síntesis de Modelos de Flujo de Datos RVC-CAL

En este Proyecto Fin de Grado se ha realizado un estudio de cómo generar, a partir de modelos de flujo de datos en RVC-CAL (Reconfigurable Video Coding – CAL Actor Language), modelos VHDL (Versatile Hardware Description Language) mediante Vivado HLS (Vivado High Level Synthesis), incluida en las herramientas disponibles en Vivado de Xilinx. Una vez conseguido el modelo VHDL resultante, la intención es que mediante las herramientas de Xilinx se programe en una FPGA (Field Programmable Gate Array) o el dispositivo Zynq también desarrollado por Xilinx. RVC-CAL es un lenguaje de flujo de datos que describe la funcionalidad de bloques funcionales, denominados actores. Las funcionalidades que desarrolla un actor se definen como acciones, las cuales pueden ser diferentes en un mismo actor. Los actores pueden comunicarse entre sí y formar una red de actores o network. Con Vivado HLS podemos obtener un diseño VHDL a partir de un modelo en lenguaje C. Por lo que la generación de modelos en VHDL a partir de otros en RVC-CAL, requiere una fase previa en la que los modelos en RVC-CAL serán compilados para conseguir su equivalente en lenguaje C. El compilador ORCC (Open RVC-CAL Compiler) es la herramienta que nos permite lograr diseños en lenguaje C partiendo de modelos en RVC-CAL. ORCC no crea directamente el código ejecutable, sino que genera un código fuente disponible para ser compilado por otra herramienta, en el caso de este proyecto, el compilador GCC (Gnu C Compiler) de Linux. En resumen en este proyecto nos encontramos con tres puntos de estudio bien diferenciados, los cuales son: 1. Partimos de modelos de flujo de datos en RVC-CAL, los cuales son compilados por ORCC para alcanzar su traducción en lenguaje C. 2. Una vez conseguidos los diseños equivalentes en lenguaje C, son sintetizados en Vivado HLS para conseguir los modelos en VHDL. 3. Los modelos VHDL resultantes serian manipulados por las herramientas de Xilinx para producir el bitstream que sea programado en una FPGA o en el dispositivo Zynq. En el estudio del segundo punto, nos encontramos con una serie de elementos conflictivos que afectan a la síntesis en Vivado HLS de los diseños en lenguaje C generados por ORCC. Estos elementos están relacionados con la manera que se encuentra estructurada la especificación en C generada por ORCC y que Vivado HLS no puede soportar en determinados momentos de la síntesis. De esta manera se ha propuesto una transformación “manual” de los diseños generados por ORCC que afecto lo menos posible a los modelos originales para poder realizar la síntesis con Vivado HLS y crear el fichero VHDL correcto. De esta forma este documento se estructura siguiendo el modelo de un trabajo de investigación. En primer lugar, se exponen las motivaciones y objetivos que apoyan y se esperan lograr en este trabajo. Seguidamente, se pone de manifiesto un análisis del estado del arte de los elementos necesarios para el desarrollo del mismo, proporcionando los conceptos básicos para la correcta comprensión y estudio del documento. Se realiza una descripción de los lenguajes RVC-CAL y VHDL, además de una introducción de las herramientas ORCC y Vivado, analizando las bondades y características principales de ambas. Una vez conocido el comportamiento de ambas herramientas, se describen las soluciones desarrolladas en nuestro estudio de la síntesis de modelos en RVC-CAL, poniéndose de manifiesto los puntos conflictivos anteriormente señalados que Vivado HLS no puede soportar en la síntesis de los diseños en lenguaje C generados por el compilador ORCC. A continuación se presentan las soluciones propuestas a estos errores acontecidos durante la síntesis, con las cuales se pretende alcanzar una especificación en C más óptima para una correcta síntesis en Vivado HLS y alcanzar de esta forma los modelos VHDL adecuados. Por último, como resultado final de este trabajo se extraen un conjunto de conclusiones sobre todos los análisis y desarrollos acontecidos en el mismo. Al mismo tiempo se proponen una serie de líneas futuras de trabajo con las que se podría continuar el estudio y completar la investigación desarrollada en este documento. ABSTRACT. In this Project it has made a study of how to generate, from data flow models in RVC-CAL (Reconfigurable Video Coding - Actor CAL Language), VHDL models (Versatile Hardware Description Language) by Vivado HLS (Vivado High Level Synthesis), included in the tools available in Vivado of Xilinx. Once achieved the resulting VHDL model, the intention is that by the Xilinx tools programmed in FPGA or Zynq device also developed by Xilinx. RVC-CAL is a dataflow language that describes the functionality of functional blocks, called actors. The functionalities developed by an actor are defined as actions, which may be different in the same actor. Actors can communicate with each other and form a network of actors. With Vivado HLS we can get a VHDL design from a model in C. So the generation of models in VHDL from others in RVC-CAL requires a preliminary phase in which the models RVC-CAL will be compiled to get its equivalent in C. The compiler ORCC (Open RVC-CAL Compiler) is the tool that allows us to achieve designs in C language models based on RVC-CAL. ORCC not directly create the executable code but generates an available source code to be compiled by another tool, in the case of this project, the GCC compiler (GNU C Compiler) of Linux. In short, in this project we find three well-defined points of study, which are: 1. We start from data flow models in RVC-CAL, which are compiled by ORCC to achieve its translation in C. 2. Once you realize the equivalent designs in C, they are synthesized in Vivado HLS for VHDL models. 3. The resulting models VHDL would be manipulated by Xilinx tools to produce the bitstream that is programmed into an FPGA or Zynq device. In the study of the second point, we find a number of conflicting elements that affect the synthesis Vivado HLS designs in C generated by ORCC. These elements are related to the way it is structured specification in C generated ORCC and Vivado HLS cannot hold at certain times of the synthesis. Thus it has proposed a "manual" transformation of designs generated by ORCC that affected as little as possible to the original in order to perform the synthesis Vivado HLS and create the correct file VHDL models. Thus this document is structured along the lines of a research. First, the motivations and objectives that support and hope to reach in this work are presented. Then it shows an analysis the state of the art of the elements necessary for its development, providing the basics for a correct understanding and study of the document. A description of the RVC-CAL and VHDL languages is made, in addition an introduction of the ORCC and Vivado tools, analyzing the advantages and main features of both. Once you know the behavior of both tools, the solutions developed in our study of the synthesis of RVC-CAL models, introducing the conflicting points mentioned above are described that Vivado HLS cannot stand in the synthesis of design in C language generated by ORCC compiler. Below the proposed solutions to these errors occurred during synthesis, with which it is intended to achieve optimum C specification for proper synthesis Vivado HLS and thus create the appropriate VHDL models are presented. Finally, as the end result of this work a set of conclusions on all analyzes and developments occurred in the same are removed. At the same time a series of future lines of work which could continue to study and complete the research developed in this document are proposed.