La arquitectura residencial en El Real Sitio de El Pardo (1885 - 1965): Orígenes, tipos y configuración del trazado urbano

Tras la denominación de Real Sitio a mediados del siglo XVIII, bajo el reinado de Fernando VI, su sucesor Carlos III procedió a la incorporación a su Patrimonio de todos los Montes y Bosques de El Pardo. Comenzó entonces el proceso de planeamiento urbano y de construcción arquitectónica que finalizó en torno al año 1800. En lo sucesivo, no sólo se mantiene el curso de la conservación y consolidación de los edificios principales, sino que se realiza obra nueva de índole civil. Algunos edificios cambiaron de propiedad y de uso hasta que tras la Guerra Civil se procedió a la mayor transformación vivida por el Real Sitio. El intervalo que aquí se trata (1885 a 1965), no ha suscitado, en los estudios sobre El Pardo, atención suficiente al no acontecer obra nueva de carácter patrimonial ni ha sido objeto de análisis el trazado y la fisonomía del centro urbano residencial del pueblo que Carlos III configuró. Sin embargo se estima relevante analizar los cambios en la actividad residencial; en primer lugar porque coexiste con la arquitectura oficial y, por tanto, se entiende necesario un análisis global del conjunto y en segundo lugar porque facilita la comprensión sobre la imagen original de carácter histórico del conjunto de finales del siglo XVIII. Este marco temporal determina tres partes principales de estudio que estructuran la presente tesis, cuyas fechas establecen los intervalos históricos clave: Actuaciones sobre el núcleo urbano consolidado (1885-1931). Cese de la actividad constructiva (1931-1939). Propuestas regeneradoras y crecimiento acelerado (1939-1965). Dentro de ellos se establecen, a su vez, dos subcapítulos diferenciados con la finalidad de explicar los sucesos que pautaron los cambios trascendentales en la historia de El Pardo. En el estudio del estado de la cuestión se observa que en El Pardo, al igual que sucede en otros Reales Sitios, se investigan los edificios destacados como el Palacio, la Casita del Príncipe, la Casa de Oficios y la Casa de Infantes desde el punto de vista de su historia pero no desde la arquitectura ni de cómo esta afecta al desarrollo del trazado y por tanto al contexto urbano. Se manifiestan determinadas carencias de tratamiento gráfico que facilitarían la comprensión histórica mediante el análisis de la forma y cómo esta ha ido variando sustancialmente. El concepto de escala y orientación reordena el estudio, no sólo de estos edificios protagonistas sino de los que se entretejen a su alrededor y componen el conjunto histórico, lo cual aporta nuevas conclusiones al estado de la cuestión que aquí compete. El principal objetivo de la tesis es, por tanto, contribuir a la dimensión patrimonial mediante el estudio de la arquitectura residencial del pueblo de El Pardo y en cómo esta ha ido conformando y consolidando el entramado urbano original en torno a edificios de la realeza y corte. Analizar aquellos edificios que perduran, los que fueron reconstruidos, rehabilitados, y apuntar acontecimientos históricos que formularon la actual fisonomía. Sistematizar y reordenar sobre la traza actual los edificios que desaparecieron, nos da las pistas sobre las modificaciones en concepto de escala arquitectónica y urbana. El estudio de las fuentes y establecer una metodología de conexión de estas, ayuda a detectar dónde no se han dirigido aún los focos de interés así como las lagunas que han quedado por explorar con el fin de responder a nuevas hipótesis, conceder conclusiones y abrir otras líneas de investigación. Como conclusiones generales, la tesis aporta documentación nueva sobre el objeto de estudio, no solicitada, digitalizada o publicada con anterioridad. En ella se analizan los procesos de configuración, consolidación y transformación en el Real Sitio mediante la sistematización de estados comparativos. Con respecto al estudio de los diferentes contextos natural y urbano la tesis analiza cómo los accidentes naturales, el desarrollo de infraestructuras y el impulso de la agronomía afectaron a El Pardo a partir del siglo XIX, y estudia los procesos de configuración, consolidación y transformación en el Real Sitio mediante la sistematización de la documentación encontrada de manera gráfica y escrita. En relación al marco patrimonial arquitectónico, la tesis analiza los procesos edificatorios históricos. Se estudian, a su vez, cambios de ocupación o uso que derivaron en reformas, ampliaciones, obras de nueva planta e incluso en derribos, así como los proyectos no materializados o que se llevaron a cabo de manera parcial. Con respecto al análisis del momento histórico, la tesis analiza las posibles afectaciones, políticas, sociales y económicas en las etapas de Monarquía, Segunda República, Guerra Civil y Posguerra. Por último, la tesis abre cuatro vías de investigación (que ya se han tratado y avanzado en parte pero que escapan a los límites de este trabajo) que pueden plantear nuevas hipótesis, reportando así respuestas sobre objetos de estudio complementarios y paralelos al presente. Estas refieren a análisis más concretos sobre El Palacio Real de El Pardo y la Casa de Oficios, el Camino Real de Madrid a El Pardo desde la Puerta de Hierro, los cuarteles, puertas y portilleras del Monte de El Pardo y los proyectos desarrollados por el arquitecto Diego Méndez en los Reales Sitios para el Patrimonio Nacional. ABSTRACT Following the Royal Site denomination being granted in the mid-18th Century, during the reign of Ferdinand VI, his successor Charles III proceeded to include all the Forests and Woodlands of El Pardo in his heritage. That then gave rise to the process of town planning and architectural construction that was completed around 1800. Thereafter, not only the process of conservation and consolidation of the main buildings has been maintained, but new civil engineering works have also been carried out. Some buildings changed ownership and use until, after the Civil War, the greatest transformation experienced by the Royal Site was undertaken. The time frame this paper concerns (1885 to 1965), has not attracted sufficient attention in studies of El Pardo due to there having been no new works with heritage status, nor has there been an analysis of the layout and external appearance of the residential centre in the town once conceived by Charles III. However, it is considered relevant to analyse the changes in residential activity, firstly, because it coexists with the official architecture and, thus, it is considered necessary to perform a global analysis of the complex and, secondly, because it facilitates a historical understanding of the original appearance of the complex at the end of the 18th Century. This time framework defines three main parts of the study that provide the structure of this thesis, the dates of which establish the key historical time frames: Actions in the consolidated town centre (1885-1931). Cessation of construction works (1931-1939). Proposals of regeneration and accelerated growth (1939-1965). Two distinct sub-chapters are also established within these, in order to explain the events that marked the transcendental changes in the history of El Pardo. When studying the subject matter, it is noted that in El Pardo, as is the case in other Royal Sites, outstanding buildings such as the Palace, the Prince's Cottage, the Trades House and the Infantes House are usually researched strictly from the point of view of their history, but not from an architectural perspective, nor analysing how that affects the development of the site layout and thus the urban area. Specific shortcomings are evident in the graphic treatment that would have otherwise facilitated a historical understanding through the analysis of the shape and the way it has gradually undergone substantial variation. The concept of scale and orientation reorganises the study, not only of these key buildings, but also of those that are woven around them and make up the historic complex, allowing entirely new conclusions concerning the subject matter analysed herein. Therefore, the main purpose of this thesis is to outline our heritage through the study of the residential architecture of the town of El Pardo and the analysis of the way the original town has been built up and consolidated around the buildings erected by royalty and the court; to analyse the buildings that still remain, those that were rebuilt, refurbished, and to note historic events that shaped its current appearance. To this end, a systematic classification and reorganisation on the current urban layout of the buildings that have disappeared will give us the key to understand changes in the concept of architectural and urban scale. Studying the sources and establishing a methodology to connect them will help us detect those areas where the focus of interest has not concentrated yet, and will also reveal the gaps that remain unexplored, in order to respond to new hypotheses, reach new conclusions and open up new lines of research. As general conclusions, this thesis provides new documentation on the subject matter that had not been requested, digitized or published before. There we find an analysis of the processes of configuration, consolidation and transformation of the Royal Site through a systematic classification of comparative states. With regard to the study of the multiple natural and urban environments, this thesis analyses the way natural features, development of infrastructures and agricultural driving forces affected El Pardo as of the 19th Century, and it studies the processes of configuration, consolidation and transformation of the Royal Site by systematically classifying the documentation found in graphic and written documents. In relation to the architectural heritage framework, this thesis analyses historical building processes. Likewise, a study is also performed on the changes in land occupation or use that led to reforms, extensions, new buildings and even to demolitions, as well as on unrealized projects, or even on those that were partially implemented. As for the analysis of the historical time period, this thesis assesses the potential political, social and economic effects of the Monarchy, Second Republic, Civil War and Post-War Periods. Finally, this thesis opens up four lines of investigation (that have already been discussed and partially advanced, but which fall beyond the scope of this work) that could pose new hypotheses, thus giving answer to other subject matters parallel and complementary to the one assessed herein. These refer to more specific analyses of El Palacio Real de El Pardo (Royal Palace of El Pardo) and the Casa de Oficios (Trades House), the Royal Highway from Madrid to El Pardo from Puerta de Hierro, the barracks, gates and entrances to estates in the Woodlands of El Pardo and the projects developed on the Royal Sites by the architect Diego Méndez for the National Heritage.

Low-power vertical cavity NAND gate

The study of the Vertical-Cavity Semiconductor Optical Amplifiers (VCSOAs) for optical signal processing applications is increasing his interest. Due to their particular structure, the VCSOAs present some advantages when compared to their edge-emitting counterparts including low manufacturing costs, high coupling efficiency to optical fibers and the ease to fabricate 2-D arrays of this kind of devices. As a consequence, all-optical logic gates based on VCSOAs may be very promising devices for their use in optical computing and optical switching in communications. Moreover, since all the boolean logic functions can be implemented by combining NAND logic gates, the development of a Vertical-Cavity NAND gate would be of particular interest. In this paper, the characteristics of the dispersive optical bistability appearing on a VCSOA operated in reflection are studied. A progressive increment of the number of layers compounding the top Distributed Bragg Reflector (DBR) of the VCSOA results on a change on the shape of the appearing bistability from an S-shape to a clockwise bistable loop. This resulting clockwise bistability has high on-off contrast ratio and input power requirements one order of magnitude lower than those needed for edge-emitting devices. Based on these results, an all-optical vertical-cavity NAND gate with high on-off contrast ratio and an input power for operation of only 10|i\V will be reported in this paper.

Side-Channel Attack Protection Techniques in FPGA Systems using Enhanced Dual-Rail Solutions

Esta tesis doctoral se centra principalmente en técnicas de ataque y contramedidas relacionadas con ataques de canal lateral (SCA por sus siglas en inglés), que han sido propuestas dentro del campo de investigación académica desde hace 17 años. Las investigaciones relacionadas han experimentado un notable crecimiento en las últimas décadas, mientras que los diseños enfocados en la protección sólida y eficaz contra dichos ataques aún se mantienen como un tema de investigación abierto, en el que se necesitan iniciativas más confiables para la protección de la información persona de empresa y de datos nacionales. El primer uso documentado de codificación secreta se remonta a alrededor de 1700 B.C., cuando los jeroglíficos del antiguo Egipto eran descritos en las inscripciones. La seguridad de la información siempre ha supuesto un factor clave en la transmisión de datos relacionados con inteligencia diplomática o militar. Debido a la evolución rápida de las técnicas modernas de comunicación, soluciones de cifrado se incorporaron por primera vez para garantizar la seguridad, integridad y confidencialidad de los contextos de transmisión a través de cables sin seguridad o medios inalámbricos. Debido a las restricciones de potencia de cálculo antes de la era del ordenador, la técnica de cifrado simple era un método más que suficiente para ocultar la información. Sin embargo, algunas vulnerabilidades algorítmicas pueden ser explotadas para restaurar la regla de codificación sin mucho esfuerzo. Esto ha motivado nuevas investigaciones en el área de la criptografía, con el fin de proteger el sistema de información ante sofisticados algoritmos. Con la invención de los ordenadores se ha acelerado en gran medida la implementación de criptografía segura, que ofrece resistencia eficiente encaminada a obtener mayores capacidades de computación altamente reforzadas. Igualmente, sofisticados cripto-análisis han impulsado las tecnologías de computación. Hoy en día, el mundo de la información ha estado involucrado con el campo de la criptografía, enfocada a proteger cualquier campo a través de diversas soluciones de cifrado. Estos enfoques se han fortalecido debido a la unificación optimizada de teorías matemáticas modernas y prácticas eficaces de hardware, siendo posible su implementación en varias plataformas (microprocesador, ASIC, FPGA, etc.). Las necesidades y requisitos de seguridad en la industria son las principales métricas de conducción en el diseño electrónico, con el objetivo de promover la fabricación de productos de gran alcance sin sacrificar la seguridad de los clientes. Sin embargo, una vulnerabilidad en la implementación práctica encontrada por el Prof. Paul Kocher, et al en 1996 implica que un circuito digital es inherentemente vulnerable a un ataque no convencional, lo cual fue nombrado posteriormente como ataque de canal lateral, debido a su fuente de análisis. Sin embargo, algunas críticas sobre los algoritmos criptográficos teóricamente seguros surgieron casi inmediatamente después de este descubrimiento. En este sentido, los circuitos digitales consisten típicamente en un gran número de celdas lógicas fundamentales (como MOS - Metal Oxide Semiconductor), construido sobre un sustrato de silicio durante la fabricación. La lógica de los circuitos se realiza en función de las innumerables conmutaciones de estas células. Este mecanismo provoca inevitablemente cierta emanación física especial que puede ser medida y correlacionada con el comportamiento interno del circuito. SCA se puede utilizar para revelar datos confidenciales (por ejemplo, la criptografía de claves), analizar la arquitectura lógica, el tiempo e incluso inyectar fallos malintencionados a los circuitos que se implementan en sistemas embebidos, como FPGAs, ASICs, o tarjetas inteligentes. Mediante el uso de la comparación de correlación entre la cantidad de fuga estimada y las fugas medidas de forma real, información confidencial puede ser reconstruida en mucho menos tiempo y computación. Para ser precisos, SCA básicamente cubre una amplia gama de tipos de ataques, como los análisis de consumo de energía y radiación ElectroMagnética (EM). Ambos se basan en análisis estadístico y, por lo tanto, requieren numerosas muestras. Los algoritmos de cifrado no están intrínsecamente preparados para ser resistentes ante SCA. Es por ello que se hace necesario durante la implementación de circuitos integrar medidas que permitan camuflar las fugas a través de "canales laterales". Las medidas contra SCA están evolucionando junto con el desarrollo de nuevas técnicas de ataque, así como la continua mejora de los dispositivos electrónicos. Las características físicas requieren contramedidas sobre la capa física, que generalmente se pueden clasificar en soluciones intrínsecas y extrínsecas. Contramedidas extrínsecas se ejecutan para confundir la fuente de ataque mediante la integración de ruido o mala alineación de la actividad interna. Comparativamente, las contramedidas intrínsecas están integradas en el propio algoritmo, para modificar la aplicación con el fin de minimizar las fugas medibles, o incluso hacer que dichas fugas no puedan ser medibles. Ocultación y Enmascaramiento son dos técnicas típicas incluidas en esta categoría. Concretamente, el enmascaramiento se aplica a nivel algorítmico, para alterar los datos intermedios sensibles con una máscara de manera reversible. A diferencia del enmascaramiento lineal, las operaciones no lineales que ampliamente existen en criptografías modernas son difíciles de enmascarar. Dicho método de ocultación, que ha sido verificado como una solución efectiva, comprende principalmente la codificación en doble carril, que está ideado especialmente para aplanar o eliminar la fuga dependiente de dato en potencia o en EM. En esta tesis doctoral, además de la descripción de las metodologías de ataque, se han dedicado grandes esfuerzos sobre la estructura del prototipo de la lógica propuesta, con el fin de realizar investigaciones enfocadas a la seguridad sobre contramedidas de arquitectura a nivel lógico. Una característica de SCA reside en el formato de las fuentes de fugas. Un típico ataque de canal lateral se refiere al análisis basado en la potencia, donde la capacidad fundamental del transistor MOS y otras capacidades parásitas son las fuentes esenciales de fugas. Por lo tanto, una lógica robusta resistente a SCA debe eliminar o mitigar las fugas de estas micro-unidades, como las puertas lógicas básicas, los puertos I/O y las rutas. Las herramientas EDA proporcionadas por los vendedores manipulan la lógica desde un nivel más alto, en lugar de realizarlo desde el nivel de puerta, donde las fugas de canal lateral se manifiestan. Por lo tanto, las implementaciones clásicas apenas satisfacen estas necesidades e inevitablemente atrofian el prototipo. Por todo ello, la implementación de un esquema de diseño personalizado y flexible ha de ser tomado en cuenta. En esta tesis se presenta el diseño y la implementación de una lógica innovadora para contrarrestar SCA, en la que se abordan 3 aspectos fundamentales: I. Se basa en ocultar la estrategia sobre el circuito en doble carril a nivel de puerta para obtener dinámicamente el equilibrio de las fugas en las capas inferiores; II. Esta lógica explota las características de la arquitectura de las FPGAs, para reducir al mínimo el gasto de recursos en la implementación; III. Se apoya en un conjunto de herramientas asistentes personalizadas, incorporadas al flujo genérico de diseño sobre FPGAs, con el fin de manipular los circuitos de forma automática. El kit de herramientas de diseño automático es compatible con la lógica de doble carril propuesta, para facilitar la aplicación práctica sobre la familia de FPGA del fabricante Xilinx. En este sentido, la metodología y las herramientas son flexibles para ser extendido a una amplia gama de aplicaciones en las que se desean obtener restricciones mucho más rígidas y sofisticadas a nivel de puerta o rutado. En esta tesis se realiza un gran esfuerzo para facilitar el proceso de implementación y reparación de lógica de doble carril genérica. La viabilidad de las soluciones propuestas es validada mediante la selección de algoritmos criptográficos ampliamente utilizados, y su evaluación exhaustiva en comparación con soluciones anteriores. Todas las propuestas están respaldadas eficazmente a través de ataques experimentales con el fin de validar las ventajas de seguridad del sistema. El presente trabajo de investigación tiene la intención de cerrar la brecha entre las barreras de implementación y la aplicación efectiva de lógica de doble carril. En esencia, a lo largo de esta tesis se describirá un conjunto de herramientas de implementación para FPGAs que se han desarrollado para trabajar junto con el flujo de diseño genérico de las mismas, con el fin de lograr crear de forma innovadora la lógica de doble carril. Un nuevo enfoque en el ámbito de la seguridad en el cifrado se propone para obtener personalización, automatización y flexibilidad en el prototipo de circuito de bajo nivel con granularidad fina. Las principales contribuciones del presente trabajo de investigación se resumen brevemente a continuación: Lógica de Precharge Absorbed-DPL logic: El uso de la conversión de netlist para reservar LUTs libres para ejecutar la señal de precharge y Ex en una lógica DPL. Posicionamiento entrelazado Row-crossed con pares idénticos de rutado en redes de doble carril, lo que ayuda a aumentar la resistencia frente a la medición EM selectiva y mitigar los impactos de las variaciones de proceso. Ejecución personalizada y herramientas de conversión automática para la generación de redes idénticas para la lógica de doble carril propuesta. (a) Para detectar y reparar conflictos en las conexiones; (b) Detectar y reparar las rutas asimétricas. (c) Para ser utilizado en otras lógicas donde se requiere un control estricto de las interconexiones en aplicaciones basadas en Xilinx. Plataforma CPA de pruebas personalizadas para el análisis de EM y potencia, incluyendo la construcción de dicha plataforma, el método de medición y análisis de los ataques. Análisis de tiempos para cuantificar los niveles de seguridad. División de Seguridad en la conversión parcial de un sistema de cifrado complejo para reducir los costes de la protección. Prueba de concepto de un sistema de calefacción auto-adaptativo para mitigar los impactos eléctricos debido a la variación del proceso de silicio de manera dinámica. La presente tesis doctoral se encuentra organizada tal y como se detalla a continuación: En el capítulo 1 se abordan los fundamentos de los ataques de canal lateral, que abarca desde conceptos básicos de teoría de modelos de análisis, además de la implementación de la plataforma y la ejecución de los ataques. En el capítulo 2 se incluyen las estrategias de resistencia SCA contra los ataques de potencia diferencial y de EM. Además de ello, en este capítulo se propone una lógica en doble carril compacta y segura como contribución de gran relevancia, así como también se presentará la transformación lógica basada en un diseño a nivel de puerta. Por otra parte, en el Capítulo 3 se abordan los desafíos relacionados con la implementación de lógica en doble carril genérica. Así mismo, se describirá un flujo de diseño personalizado para resolver los problemas de aplicación junto con una herramienta de desarrollo automático de aplicaciones propuesta, para mitigar las barreras de diseño y facilitar los procesos. En el capítulo 4 se describe de forma detallada la elaboración e implementación de las herramientas propuestas. Por otra parte, la verificación y validaciones de seguridad de la lógica propuesta, así como un sofisticado experimento de verificación de la seguridad del rutado, se describen en el capítulo 5. Por último, un resumen de las conclusiones de la tesis y las perspectivas como líneas futuras se incluyen en el capítulo 6. Con el fin de profundizar en el contenido de la tesis doctoral, cada capítulo se describe de forma más detallada a continuación: En el capítulo 1 se introduce plataforma de implementación hardware además las teorías básicas de ataque de canal lateral, y contiene principalmente: (a) La arquitectura genérica y las características de la FPGA a utilizar, en particular la Xilinx Virtex-5; (b) El algoritmo de cifrado seleccionado (un módulo comercial Advanced Encryption Standard (AES)); (c) Los elementos esenciales de los métodos de canal lateral, que permiten revelar las fugas de disipación correlacionadas con los comportamientos internos; y el método para recuperar esta relación entre las fluctuaciones físicas en los rastros de canal lateral y los datos internos procesados; (d) Las configuraciones de las plataformas de pruebas de potencia / EM abarcadas dentro de la presente tesis. El contenido de esta tesis se amplia y profundiza a partir del capítulo 2, en el cual se abordan varios aspectos claves. En primer lugar, el principio de protección de la compensación dinámica de la lógica genérica de precarga de doble carril (Dual-rail Precharge Logic-DPL) se explica mediante la descripción de los elementos compensados a nivel de puerta. En segundo lugar, la lógica PA-DPL es propuesta como aportación original, detallando el protocolo de la lógica y un caso de aplicación. En tercer lugar, dos flujos de diseño personalizados se muestran para realizar la conversión de doble carril. Junto con ello, se aclaran las definiciones técnicas relacionadas con la manipulación por encima de la netlist a nivel de LUT. Finalmente, una breve discusión sobre el proceso global se aborda en la parte final del capítulo. El Capítulo 3 estudia los principales retos durante la implementación de DPLs en FPGAs. El nivel de seguridad de las soluciones de resistencia a SCA encontradas en el estado del arte se ha degenerado debido a las barreras de implantación a través de herramientas EDA convencionales. En el escenario de la arquitectura FPGA estudiada, se discuten los problemas de los formatos de doble carril, impactos parásitos, sesgo tecnológico y la viabilidad de implementación. De acuerdo con estas elaboraciones, se plantean dos problemas: Cómo implementar la lógica propuesta sin penalizar los niveles de seguridad, y cómo manipular un gran número de celdas y automatizar el proceso. El PA-DPL propuesto en el capítulo 2 se valida con una serie de iniciativas, desde características estructurales como doble carril entrelazado o redes de rutado clonadas, hasta los métodos de aplicación tales como las herramientas de personalización y automatización de EDA. Por otra parte, un sistema de calefacción auto-adaptativo es representado y aplicado a una lógica de doble núcleo, con el fin de ajustar alternativamente la temperatura local para equilibrar los impactos negativos de la variación del proceso durante la operación en tiempo real. El capítulo 4 se centra en los detalles de la implementación del kit de herramientas. Desarrollado sobre una API third-party, el kit de herramientas personalizado es capaz de manipular los elementos de la lógica de circuito post P&R ncd (una versión binaria ilegible del xdl) convertido al formato XDL Xilinx. El mecanismo y razón de ser del conjunto de instrumentos propuestos son cuidadosamente descritos, que cubre la detección de enrutamiento y los enfoques para la reparación. El conjunto de herramientas desarrollado tiene como objetivo lograr redes de enrutamiento estrictamente idénticos para la lógica de doble carril, tanto para posicionamiento separado como para el entrelazado. Este capítulo particularmente especifica las bases técnicas para apoyar las implementaciones en los dispositivos de Xilinx y su flexibilidad para ser utilizado sobre otras aplicaciones. El capítulo 5 se enfoca en la aplicación de los casos de estudio para la validación de los grados de seguridad de la lógica propuesta. Se discuten los problemas técnicos detallados durante la ejecución y algunas nuevas técnicas de implementación. (a) Se discute el impacto en el proceso de posicionamiento de la lógica utilizando el kit de herramientas propuesto. Diferentes esquemas de implementación, tomando en cuenta la optimización global en seguridad y coste, se verifican con los experimentos con el fin de encontrar los planes de posicionamiento y reparación optimizados; (b) las validaciones de seguridad se realizan con los métodos de correlación y análisis de tiempo; (c) Una táctica asintótica se aplica a un núcleo AES sobre BCDL estructurado para validar de forma sofisticada el impacto de enrutamiento sobre métricas de seguridad; (d) Los resultados preliminares utilizando el sistema de calefacción auto-adaptativa sobre la variación del proceso son mostrados; (e) Se introduce una aplicación práctica de las herramientas para un diseño de cifrado completa. Capítulo 6 incluye el resumen general del trabajo presentado dentro de esta tesis doctoral. Por último, una breve perspectiva del trabajo futuro se expone, lo que puede ampliar el potencial de utilización de las contribuciones de esta tesis a un alcance más allá de los dominios de la criptografía en FPGAs. ABSTRACT This PhD thesis mainly concentrates on countermeasure techniques related to the Side Channel Attack (SCA), which has been put forward to academic exploitations since 17 years ago. The related research has seen a remarkable growth in the past decades, while the design of solid and efficient protection still curiously remain as an open research topic where more reliable initiatives are required for personal information privacy, enterprise and national data protections. The earliest documented usage of secret code can be traced back to around 1700 B.C., when the hieroglyphs in ancient Egypt are scribed in inscriptions. Information security always gained serious attention from diplomatic or military intelligence transmission. Due to the rapid evolvement of modern communication technique, crypto solution was first incorporated by electronic signal to ensure the confidentiality, integrity, availability, authenticity and non-repudiation of the transmitted contexts over unsecure cable or wireless channels. Restricted to the computation power before computer era, simple encryption tricks were practically sufficient to conceal information. However, algorithmic vulnerabilities can be excavated to restore the encoding rules with affordable efforts. This fact motivated the development of modern cryptography, aiming at guarding information system by complex and advanced algorithms. The appearance of computers has greatly pushed forward the invention of robust cryptographies, which efficiently offers resistance relying on highly strengthened computing capabilities. Likewise, advanced cryptanalysis has greatly driven the computing technologies in turn. Nowadays, the information world has been involved into a crypto world, protecting any fields by pervasive crypto solutions. These approaches are strong because of the optimized mergence between modern mathematical theories and effective hardware practices, being capable of implement crypto theories into various platforms (microprocessor, ASIC, FPGA, etc). Security needs from industries are actually the major driving metrics in electronic design, aiming at promoting the construction of systems with high performance without sacrificing security. Yet a vulnerability in practical implementation found by Prof. Paul Kocher, et al in 1996 implies that modern digital circuits are inherently vulnerable to an unconventional attack approach, which was named as side-channel attack since then from its analysis source. Critical suspicions to theoretically sound modern crypto algorithms surfaced almost immediately after this discovery. To be specifically, digital circuits typically consist of a great number of essential logic elements (as MOS - Metal Oxide Semiconductor), built upon a silicon substrate during the fabrication. Circuit logic is realized relying on the countless switch actions of these cells. This mechanism inevitably results in featured physical emanation that can be properly measured and correlated with internal circuit behaviors. SCAs can be used to reveal the confidential data (e.g. crypto-key), analyze the logic architecture, timing and even inject malicious faults to the circuits that are implemented in hardware system, like FPGA, ASIC, smart Card. Using various comparison solutions between the predicted leakage quantity and the measured leakage, secrets can be reconstructed at much less expense of time and computation. To be precisely, SCA basically encloses a wide range of attack types, typically as the analyses of power consumption or electromagnetic (EM) radiation. Both of them rely on statistical analyses, and hence require a number of samples. The crypto algorithms are not intrinsically fortified with SCA-resistance. Because of the severity, much attention has to be taken into the implementation so as to assemble countermeasures to camouflage the leakages via "side channels". Countermeasures against SCA are evolving along with the development of attack techniques. The physical characteristics requires countermeasures over physical layer, which can be generally classified into intrinsic and extrinsic vectors. Extrinsic countermeasures are executed to confuse the attacker by integrating noise, misalignment to the intra activities. Comparatively, intrinsic countermeasures are built into the algorithm itself, to modify the implementation for minimizing the measurable leakage, or making them not sensitive any more. Hiding and Masking are two typical techniques in this category. Concretely, masking applies to the algorithmic level, to alter the sensitive intermediate values with a mask in reversible ways. Unlike the linear masking, non-linear operations that widely exist in modern cryptographies are difficult to be masked. Approved to be an effective counter solution, hiding method mainly mentions dual-rail logic, which is specially devised for flattening or removing the data-dependent leakage in power or EM signatures. In this thesis, apart from the context describing the attack methodologies, efforts have also been dedicated to logic prototype, to mount extensive security investigations to countermeasures on logic-level. A characteristic of SCA resides on the format of leak sources. Typical side-channel attack concerns the power based analysis, where the fundamental capacitance from MOS transistors and other parasitic capacitances are the essential leak sources. Hence, a robust SCA-resistant logic must eliminate or mitigate the leakages from these micro units, such as basic logic gates, I/O ports and routings. The vendor provided EDA tools manipulate the logic from a higher behavioral-level, rather than the lower gate-level where side-channel leakage is generated. So, the classical implementations barely satisfy these needs and inevitably stunt the prototype. In this case, a customized and flexible design scheme is appealing to be devised. This thesis profiles an innovative logic style to counter SCA, which mainly addresses three major aspects: I. The proposed logic is based on the hiding strategy over gate-level dual-rail style to dynamically overbalance side-channel leakage from lower circuit layer; II. This logic exploits architectural features of modern FPGAs, to minimize the implementation expenses; III. It is supported by a set of assistant custom tools, incorporated by the generic FPGA design flow, to have circuit manipulations in an automatic manner. The automatic design toolkit supports the proposed dual-rail logic, facilitating the practical implementation on Xilinx FPGA families. While the methodologies and the tools are flexible to be expanded to a wide range of applications where rigid and sophisticated gate- or routing- constraints are desired. In this thesis a great effort is done to streamline the implementation workflow of generic dual-rail logic. The feasibility of the proposed solutions is validated by selected and widely used crypto algorithm, for thorough and fair evaluation w.r.t. prior solutions. All the proposals are effectively verified by security experiments. The presented research work attempts to solve the implementation troubles. The essence that will be formalized along this thesis is that a customized execution toolkit for modern FPGA systems is developed to work together with the generic FPGA design flow for creating innovative dual-rail logic. A method in crypto security area is constructed to obtain customization, automation and flexibility in low-level circuit prototype with fine-granularity in intractable routings. Main contributions of the presented work are summarized next: Precharge Absorbed-DPL logic: Using the netlist conversion to reserve free LUT inputs to execute the Precharge and Ex signal in a dual-rail logic style. A row-crossed interleaved placement method with identical routing pairs in dual-rail networks, which helps to increase the resistance against selective EM measurement and mitigate the impacts from process variations. Customized execution and automatic transformation tools for producing identical networks for the proposed dual-rail logic. (a) To detect and repair the conflict nets; (b) To detect and repair the asymmetric nets. (c) To be used in other logics where strict network control is required in Xilinx scenario. Customized correlation analysis testbed for EM and power attacks, including the platform construction, measurement method and attack analysis. A timing analysis based method for quantifying the security grades. A methodology of security partitions of complex crypto systems for reducing the protection cost. A proof-of-concept self-adaptive heating system to mitigate electrical impacts over process variations in dynamic dual-rail compensation manner. The thesis chapters are organized as follows: Chapter 1 discusses the side-channel attack fundamentals, which covers from theoretic basics to analysis models, and further to platform setup and attack execution. Chapter 2 centers to SCA-resistant strategies against generic power and EM attacks. In this chapter, a major contribution, a compact and secure dual-rail logic style, will be originally proposed. The logic transformation based on bottom-layer design will be presented. Chapter 3 is scheduled to elaborate the implementation challenges of generic dual-rail styles. A customized design flow to solve the implementation problems will be described along with a self-developed automatic implementation toolkit, for mitigating the design barriers and facilitating the processes. Chapter 4 will originally elaborate the tool specifics and construction details. The implementation case studies and security validations for the proposed logic style, as well as a sophisticated routing verification experiment, will be described in Chapter 5. Finally, a summary of thesis conclusions and perspectives for future work are included in Chapter 5. To better exhibit the thesis contents, each chapter is further described next: Chapter 1 provides the introduction of hardware implementation testbed and side-channel attack fundamentals, and mainly contains: (a) The FPGA generic architecture and device features, particularly of Virtex-5 FPGA; (b) The selected crypto algorithm - a commercially and extensively used Advanced Encryption Standard (AES) module - is detailed; (c) The essentials of Side-Channel methods are profiled. It reveals the correlated dissipation leakage to the internal behaviors, and the method to recover this relationship between the physical fluctuations in side-channel traces and the intra processed data; (d) The setups of the power/EM testing platforms enclosed inside the thesis work are given. The content of this thesis is expanded and deepened from chapter 2, which is divided into several aspects. First, the protection principle of dynamic compensation of the generic dual-rail precharge logic is explained by describing the compensated gate-level elements. Second, the novel DPL is originally proposed by detailing the logic protocol and an implementation case study. Third, a couple of custom workflows are shown next for realizing the rail conversion. Meanwhile, the technical definitions that are about to be manipulated above LUT-level netlist are clarified. A brief discussion about the batched process is given in the final part. Chapter 3 studies the implementation challenges of DPLs in FPGAs. The security level of state-of-the-art SCA-resistant solutions are decreased due to the implementation barriers using conventional EDA tools. In the studied FPGA scenario, problems are discussed from dual-rail format, parasitic impact, technological bias and implementation feasibility. According to these elaborations, two problems arise: How to implement the proposed logic without crippling the security level; and How to manipulate a large number of cells and automate the transformation. The proposed PA-DPL in chapter 2 is legalized with a series of initiatives, from structures to implementation methods. Furthermore, a self-adaptive heating system is depicted and implemented to a dual-core logic, assumed to alternatively adjust local temperature for balancing the negative impacts from silicon technological biases on real-time. Chapter 4 centers to the toolkit system. Built upon a third-party Application Program Interface (API) library, the customized toolkit is able to manipulate the logic elements from post P&R circuit (an unreadable binary version of the xdl one) converted to Xilinx xdl format. The mechanism and rationale of the proposed toolkit are carefully convoyed, covering the routing detection and repairing approaches. The developed toolkit aims to achieve very strictly identical routing networks for dual-rail logic both for separate and interleaved placement. This chapter particularly specifies the technical essentials to support the implementations in Xilinx devices and the flexibility to be expanded to other applications. Chapter 5 focuses on the implementation of the case studies for validating the security grades of the proposed logic style from the proposed toolkit. Comprehensive implementation techniques are discussed. (a) The placement impacts using the proposed toolkit are discussed. Different execution schemes, considering the global optimization in security and cost, are verified with experiments so as to find the optimized placement and repair schemes; (b) Security validations are realized with correlation, timing methods; (c) A systematic method is applied to a BCDL structured module to validate the routing impact over security metric; (d) The preliminary results using the self-adaptive heating system over process variation is given; (e) A practical implementation of the proposed toolkit to a large design is introduced. Chapter 6 includes the general summary of the complete work presented inside this thesis. Finally, a brief perspective for the future work is drawn which might expand the potential utilization of the thesis contributions to a wider range of implementation domains beyond cryptography on FPGAs.

Surface velocity and ice discharge of the ice cap on King George Island, Antarctica

Glaciers on King George Island, Antarctica, have shown retreat and surface lowering in recent decades, concurrent with increasing air temperatures. A large portion of the glacier perimeter is ocean-terminating, suggesting possible large mass losses due to calving and submarine melting. Here we estimate the ice discharge into the ocean for the King George Island ice cap. L-band synthetic aperture radar images covering the time-span January 2008 to January 2011 over King George Island are processed using an intensity-tracking algorithm to obtain surface velocity measurements. Pixel offsets from 40 pairs of radar images are analysed and inverted to estimate a weighted average surface velocity field. Ice thicknesses are derived from simple principles of ice flow mechanics using the computed surface velocity fields and in situ thickness data. The maximum ice surface speeds reach mayor que 225 m/yr, and the total ice discharge for the analysed flux gates of King George Island is estimated to be 0.720+/-0.428 Gt/yr, corresponding to a specific mass loss of 0.64+/-0.38 m w.e./yr over the area of the entire ice cap (1127 km2).

Sophisticated security verification on routing repaired balanced cell-based dual-rail logic against side channel analysis

Conventional dual-rail precharge logic suffers from difficult implementations of dual-rail structure for obtaining strict compensation between the counterpart rails. As a light-weight and high-speed dual-rail style, balanced cell-based dual-rail logic (BCDL) uses synchronised compound gates with global precharge signal to provide high resistance against differential power or electromagnetic analyses. BCDL can be realised from generic field programmable gate array (FPGA) design flows with constraints. However, routings still exist as concerns because of the deficient flexibility on routing control, which unfavourably results in bias between complementary nets in security-sensitive parts. In this article, based on a routing repair technique, novel verifications towards routing effect are presented. An 8 bit simplified advanced encryption processing (AES)-co-processor is executed that is constructed on block random access memory (RAM)-based BCDL in Xilinx Virtex-5 FPGAs. Since imbalanced routing are major defects in BCDL, the authors can rule out other influences and fairly quantify the security variants. A series of asymptotic correlation electromagnetic (EM) analyses are launched towards a group of circuits with consecutive routing schemes to be able to verify routing impact on side channel analyses. After repairing the non-identical routings, Mutual information analyses are executed to further validate the concrete security increase obtained from identical routing pairs in BCDL.

Thermal, stress, and traps effects in AlGaN/GaN HEMTs

GaN y AlN son materiales semiconductores piezoeléctricos del grupo III-V. La heterounión AlGaN/GaN presenta una elevada carga de polarización tanto piezoeléctrica como espontánea en la intercara, lo que genera en su cercanía un 2DEG de grandes concentración y movilidad. Este 2DEG produce una muy alta potencia de salida, que a su vez genera una elevada temperatura de red. Las tensiones de puerta y drenador provocan un stress piezoeléctrico inverso, que puede afectar a la carga de polarización piezoeléctrica y así influir la densidad 2DEG y las características de salida. Por tanto, la física del dispositivo es relevante para todos sus aspectos eléctricos, térmicos y mecánicos. En esta tesis se utiliza el software comercial COMSOL, basado en el método de elementos finitos (FEM), para simular el comportamiento integral electro-térmico, electro-mecánico y electro-térmico-mecánico de los HEMTs de GaN. Las partes de acoplamiento incluyen el modelo de deriva y difusión para el transporte electrónico, la conducción térmica y el efecto piezoeléctrico. Mediante simulaciones y algunas caracterizaciones experimentales de los dispositivos, hemos analizado los efectos térmicos, de deformación y de trampas. Se ha estudiado el impacto de la geometría del dispositivo en su auto-calentamiento mediante simulaciones electro-térmicas y algunas caracterizaciones eléctricas. Entre los resultados más sobresalientes, encontramos que para la misma potencia de salida la distancia entre los contactos de puerta y drenador influye en generación de calor en el canal, y así en su temperatura. El diamante posee une elevada conductividad térmica. Integrando el diamante en el dispositivo se puede dispersar el calor producido y así reducir el auto-calentamiento, al respecto de lo cual se han realizado diversas simulaciones electro-térmicas. Si la integración del diamante es en la parte superior del transistor, los factores determinantes para la capacidad disipadora son el espesor de la capa de diamante, su conductividad térmica y su distancia a la fuente de calor. Este procedimiento de disipación superior también puede reducir el impacto de la barrera térmica de intercara entre la capa adaptadora (buffer) y el substrato. La muy reducida conductividad eléctrica del diamante permite que pueda contactar directamente el metal de puerta (muy cercano a la fuente de calor), lo que resulta muy conveniente para reducir el auto-calentamiento del dispositivo con polarización pulsada. Por otra parte se simuló el dispositivo con diamante depositado en surcos atacados sobre el sustrato como caminos de disipación de calor (disipador posterior). Aquí aparece una competencia de factores que influyen en la capacidad de disipación, a saber, el surco atacado contribuye a aumentar la temperatura del dispositivo debido al pequeño tamaño del disipador, mientras que el diamante disminuiría esa temperatura gracias a su elevada conductividad térmica. Por tanto, se precisan capas de diamante relativamente gruesas para reducer ele efecto de auto-calentamiento. Se comparó la simulación de la deformación local en el borde de la puerta del lado cercano al drenador con estructuras de puerta estándar y con field plate, que podrían ser muy relevantes respecto a fallos mecánicos del dispositivo. Otras simulaciones se enfocaron al efecto de la deformación intrínseca de la capa de diamante en el comportamiento eléctrico del dispositivo. Se han comparado los resultados de las simulaciones de la deformación y las características eléctricas de salida con datos experimentales obtenidos por espectroscopía micro-Raman y medidas eléctricas, respectivamente. Los resultados muestran el stress intrínseco en la capa producido por la distribución no uniforme del 2DEG en el canal y la región de acceso. Además de aumentar la potencia de salida del dispositivo, la deformación intrínseca en la capa de diamante podría mejorar la fiabilidad del dispositivo modulando la deformación local en el borde de la puerta del lado del drenador. Finalmente, también se han simulado en este trabajo los efectos de trampas localizados en la superficie, el buffer y la barrera. Las medidas pulsadas muestran que tanto las puertas largas como las grandes separaciones entre los contactos de puerta y drenador aumentan el cociente entre la corriente pulsada frente a la corriente continua (lag ratio), es decir, disminuir el colapse de corriente (current collapse). Este efecto ha sido explicado mediante las simulaciones de los efectos de trampa de superficie. Por su parte, las referidas a trampas en el buffer se enfocaron en los efectos de atrapamiento dinámico, y su impacto en el auto-calentamiento del dispositivo. Se presenta también un modelo que describe el atrapamiento y liberación de trampas en la barrera: mientras que el atrapamiento se debe a un túnel directo del electrón desde el metal de puerta, el desatrapamiento consiste en la emisión del electrón en la banda de conducción mediante túnel asistido por fonones. El modelo también simula la corriente de puerta, debida a la emisión electrónica dependiente de la temperatura y el campo eléctrico. Además, también se ilustra la corriente de drenador dependiente de la temperatura y el campo eléctrico. ABSTRACT GaN and AlN are group III-V piezoelectric semiconductor materials. The AlGaN/GaN heterojunction presents large piezoelectric and spontaneous polarization charge at the interface, leading to high 2DEG density close to the interface. A high power output would be obtained due to the high 2DEG density and mobility, which leads to elevated lattice temperature. The gate and drain biases induce converse piezoelectric stress that can influence the piezoelectric polarization charge and further influence the 2DEG density and output characteristics. Therefore, the device physics is relevant to all the electrical, thermal, and mechanical aspects. In this dissertation, by using the commercial finite-element-method (FEM) software COMSOL, we achieved the GaN HEMTs simulation with electro-thermal, electro-mechanical, and electro-thermo-mechanical full coupling. The coupling parts include the drift-diffusion model for the electron transport, the thermal conduction, and the piezoelectric effect. By simulations and some experimental characterizations, we have studied the device thermal, stress, and traps effects described in the following. The device geometry impact on the self-heating was studied by electro-thermal simulations and electrical characterizations. Among the obtained interesting results, we found that, for same power output, the distance between the gate and drain contact can influence distribution of the heat generation in the channel and thus influence the channel temperature. Diamond possesses high thermal conductivity. Integrated diamond with the device can spread the generated heat and thus potentially reduce the device self-heating effect. Electro-thermal simulations on this topic were performed. For the diamond integration on top of the device (top-side heat spreading), the determinant factors for the heat spreading ability are the diamond thickness, its thermal conductivity, and its distance to the heat source. The top-side heat spreading can also reduce the impact of thermal boundary resistance between the buffer and the substrate on the device thermal behavior. The very low electrical conductivity of diamond allows that it can directly contact the gate metal (which is very close to the heat source), being quite convenient to reduce the self-heating for the device under pulsed bias. Also, the diamond coated in vias etched in the substrate as heat spreading path (back-side heat spreading) was simulated. A competing mechanism influences the heat spreading ability, i.e., the etched vias would increase the device temperature due to the reduced heat sink while the coated diamond would decrease the device temperature due to its higher thermal conductivity. Therefore, relative thick coated diamond is needed in order to reduce the self-heating effect. The simulated local stress at the gate edge of the drain side for the device with standard and field plate gate structure were compared, which would be relevant to the device mechanical failure. Other stress simulations focused on the intrinsic stress in the diamond capping layer impact on the device electrical behaviors. The simulated stress and electrical output characteristics were compared to experimental data obtained by micro-Raman spectroscopy and electrical characterization, respectively. Results showed that the intrinsic stress in the capping layer caused the non-uniform distribution of 2DEG in the channel and the access region. Besides the enhancement of the device power output, intrinsic stress in the capping layer can potentially improve the device reliability by modulating the local stress at the gate edge of the drain side. Finally, the surface, buffer, and barrier traps effects were simulated in this work. Pulsed measurements showed that long gates and distances between gate and drain contact can increase the gate lag ratio (decrease the current collapse). This was explained by simulations on the surface traps effect. The simulations on buffer traps effects focused on illustrating the dynamic trapping/detrapping in the buffer and the self-heating impact on the device transient drain current. A model was presented to describe the trapping and detrapping in the barrier. The trapping was the electron direct tunneling from the gate metal while the detrapping was the electron emission into the conduction band described by phonon-assisted tunneling. The reverse gate current was simulated based on this model, whose mechanism can be attributed to the temperature and electric field dependent electron emission in the barrier. Furthermore, the mechanism of the device bias via the self-heating and electric field impact on the electron emission and the transient drain current were also illustrated.

Surface velocity and mass balance of Livingston Island ice cap, Antarctica

The mass budget of the ice caps surrounding the Antarctica Peninsula and, in particular, the partitioning of its main components are poorly known. Here we approximate frontal ablation (i.e. the sum of mass losses by calving and submarine melt) and surface mass balance of the ice cap of Livingston Island, the second largest island in the South Shetland Islands archipelago, and analyse variations in surface velocity for the period 2007–2011. Velocities are obtained from feature tracking using 25 PALSAR-1 images, and used in conjunction with estimates of glacier ice thicknesses inferred from principles of glacier dynamics and ground-penetrating radar observations to estimate frontal ablation rates by a flux-gate approach. Glacier-wide surface mass-balance rates are approximated from in situ observations on two glaciers of the ice cap. Within the limitations of the large uncertainties mostly due to unknown ice thicknesses at the flux gates, we find that frontal ablation (−509 ± 263 Mt yr−1, equivalent to −0.73 ± 0.38 m w.e. yr−1 over the ice cap area of 697 km2) and surface ablation (−0.73 ± 0.10 m w.e. yr−1) contribute similar shares to total ablation (−1.46 ± 0.39 m w.e. yr−1). Total mass change (δM = −0.67 ± 0.40 m w.e. yr−1) is negative despite a slightly positive surface mass balance (0.06 ± 0.14 m w.e. yr−1). We find large interannual and, for some basins, pronounced seasonal variations in surface velocities at the flux gates, with higher velocities in summer than in winter. Associated variations in frontal ablation (of ~237 Mt yr−1; −0.34 m w.e. yr−1) highlight the importance of taking into account the seasonality in ice velocities when computing frontal ablation with a flux-gate approach.

Design and Simulation of Deep Nanometer SRAM Cells under Energy, Mismatch, and Radiation Constraints

La fiabilidad está pasando a ser el principal problema de los circuitos integrados según la tecnología desciende por debajo de los 22nm. Pequeñas imperfecciones en la fabricación de los dispositivos dan lugar ahora a importantes diferencias aleatorias en sus características eléctricas, que han de ser tenidas en cuenta durante la fase de diseño. Los nuevos procesos y materiales requeridos para la fabricación de dispositivos de dimensiones tan reducidas están dando lugar a diferentes efectos que resultan finalmente en un incremento del consumo estático, o una mayor vulnerabilidad frente a radiación. Las memorias SRAM son ya la parte más vulnerable de un sistema electrónico, no solo por representar más de la mitad del área de los SoCs y microprocesadores actuales, sino también porque las variaciones de proceso les afectan de forma crítica, donde el fallo de una única célula afecta a la memoria entera. Esta tesis aborda los diferentes retos que presenta el diseño de memorias SRAM en las tecnologías más pequeñas. En un escenario de aumento de la variabilidad, se consideran problemas como el consumo de energía, el diseño teniendo en cuenta efectos de la tecnología a bajo nivel o el endurecimiento frente a radiación. En primer lugar, dado el aumento de la variabilidad de los dispositivos pertenecientes a los nodos tecnológicos más pequeños, así como a la aparición de nuevas fuentes de variabilidad por la inclusión de nuevos dispositivos y la reducción de sus dimensiones, la precisión del modelado de dicha variabilidad es crucial. Se propone en la tesis extender el método de inyectores, que modela la variabilidad a nivel de circuito, abstrayendo sus causas físicas, añadiendo dos nuevas fuentes para modelar la pendiente sub-umbral y el DIBL, de creciente importancia en la tecnología FinFET. Los dos nuevos inyectores propuestos incrementan la exactitud de figuras de mérito a diferentes niveles de abstracción del diseño electrónico: a nivel de transistor, de puerta y de circuito. El error cuadrático medio al simular métricas de estabilidad y prestaciones de células SRAM se reduce un mínimo de 1,5 veces y hasta un máximo de 7,5 a la vez que la estimación de la probabilidad de fallo se mejora en varios ordenes de magnitud. El diseño para bajo consumo es una de las principales aplicaciones actuales dada la creciente importancia de los dispositivos móviles dependientes de baterías. Es igualmente necesario debido a las importantes densidades de potencia en los sistemas actuales, con el fin de reducir su disipación térmica y sus consecuencias en cuanto al envejecimiento. El método tradicional de reducir la tensión de alimentación para reducir el consumo es problemático en el caso de las memorias SRAM dado el creciente impacto de la variabilidad a bajas tensiones. Se propone el diseño de una célula que usa valores negativos en la bit-line para reducir los fallos de escritura según se reduce la tensión de alimentación principal. A pesar de usar una segunda fuente de alimentación para la tensión negativa en la bit-line, el diseño propuesto consigue reducir el consumo hasta en un 20 % comparado con una célula convencional. Una nueva métrica, el hold trip point se ha propuesto para prevenir nuevos tipos de fallo debidos al uso de tensiones negativas, así como un método alternativo para estimar la velocidad de lectura, reduciendo el número de simulaciones necesarias. Según continúa la reducción del tamaño de los dispositivos electrónicos, se incluyen nuevos mecanismos que permiten facilitar el proceso de fabricación, o alcanzar las prestaciones requeridas para cada nueva generación tecnológica. Se puede citar como ejemplo el estrés compresivo o extensivo aplicado a los fins en tecnologías FinFET, que altera la movilidad de los transistores fabricados a partir de dichos fins. Los efectos de estos mecanismos dependen mucho del layout, la posición de unos transistores afecta a los transistores colindantes y pudiendo ser el efecto diferente en diferentes tipos de transistores. Se propone el uso de una célula SRAM complementaria que utiliza dispositivos pMOS en los transistores de paso, así reduciendo la longitud de los fins de los transistores nMOS y alargando los de los pMOS, extendiéndolos a las células vecinas y hasta los límites de la matriz de células. Considerando los efectos del STI y estresores de SiGe, el diseño propuesto mejora los dos tipos de transistores, mejorando las prestaciones de la célula SRAM complementaria en más de un 10% para una misma probabilidad de fallo y un mismo consumo estático, sin que se requiera aumentar el área. Finalmente, la radiación ha sido un problema recurrente en la electrónica para aplicaciones espaciales, pero la reducción de las corrientes y tensiones de los dispositivos actuales los está volviendo vulnerables al ruido generado por radiación, incluso a nivel de suelo. Pese a que tecnologías como SOI o FinFET reducen la cantidad de energía colectada por el circuito durante el impacto de una partícula, las importantes variaciones de proceso en los nodos más pequeños va a afectar su inmunidad frente a la radiación. Se demuestra que los errores inducidos por radiación pueden aumentar hasta en un 40 % en el nodo de 7nm cuando se consideran las variaciones de proceso, comparado con el caso nominal. Este incremento es de una magnitud mayor que la mejora obtenida mediante el diseño de células de memoria específicamente endurecidas frente a radiación, sugiriendo que la reducción de la variabilidad representaría una mayor mejora. ABSTRACT Reliability is becoming the main concern on integrated circuit as the technology goes beyond 22nm. Small imperfections in the device manufacturing result now in important random differences of the devices at electrical level which must be dealt with during the design. New processes and materials, required to allow the fabrication of the extremely short devices, are making new effects appear resulting ultimately on increased static power consumption, or higher vulnerability to radiation SRAMs have become the most vulnerable part of electronic systems, not only they account for more than half of the chip area of nowadays SoCs and microprocessors, but they are critical as soon as different variation sources are regarded, with failures in a single cell making the whole memory fail. This thesis addresses the different challenges that SRAM design has in the smallest technologies. In a common scenario of increasing variability, issues like energy consumption, design aware of the technology and radiation hardening are considered. First, given the increasing magnitude of device variability in the smallest nodes, as well as new sources of variability appearing as a consequence of new devices and shortened lengths, an accurate modeling of the variability is crucial. We propose to extend the injectors method that models variability at circuit level, abstracting its physical sources, to better model sub-threshold slope and drain induced barrier lowering that are gaining importance in FinFET technology. The two new proposed injectors bring an increased accuracy of figures of merit at different abstraction levels of electronic design, at transistor, gate and circuit levels. The mean square error estimating performance and stability metrics of SRAM cells is reduced by at least 1.5 and up to 7.5 while the yield estimation is improved by orders of magnitude. Low power design is a major constraint given the high-growing market of mobile devices that run on battery. It is also relevant because of the increased power densities of nowadays systems, in order to reduce the thermal dissipation and its impact on aging. The traditional approach of reducing the voltage to lower the energy consumption if challenging in the case of SRAMs given the increased impact of process variations at low voltage supplies. We propose a cell design that makes use of negative bit-line write-assist to overcome write failures as the main supply voltage is lowered. Despite using a second power source for the negative bit-line, the design achieves an energy reduction up to 20% compared to a conventional cell. A new metric, the hold trip point has been introduced to deal with new sources of failures to cells using a negative bit-line voltage, as well as an alternative method to estimate cell speed, requiring less simulations. With the continuous reduction of device sizes, new mechanisms need to be included to ease the fabrication process and to meet the performance targets of the successive nodes. As example we can consider the compressive or tensile strains included in FinFET technology, that alter the mobility of the transistors made out of the concerned fins. The effects of these mechanisms are very dependent on the layout, with transistor being affected by their neighbors, and different types of transistors being affected in a different way. We propose to use complementary SRAM cells with pMOS pass-gates in order to reduce the fin length of nMOS devices and achieve long uncut fins for the pMOS devices when the cell is included in its corresponding array. Once Shallow Trench isolation and SiGe stressors are considered the proposed design improves both kinds of transistor, boosting the performance of complementary SRAM cells by more than 10% for a same failure probability and static power consumption, with no area overhead. While radiation has been a traditional concern in space electronics, the small currents and voltages used in the latest nodes are making them more vulnerable to radiation-induced transient noise, even at ground level. Even if SOI or FinFET technologies reduce the amount of energy transferred from the striking particle to the circuit, the important process variation that the smallest nodes will present will affect their radiation hardening capabilities. We demonstrate that process variations can increase the radiation-induced error rate by up to 40% in the 7nm node compared to the nominal case. This increase is higher than the improvement achieved by radiation-hardened cells suggesting that the reduction of process variations would bring a higher improvement.

Juan Bautista Lázaro y la restauración monumental: su intervención en la Catedral de León (1892-1909)

La catedral de León, debido al estado de ruina que presentaba a mediados del siglo XIX, se vio sometida a partir de entonces a una serie de intervenciones de conservación, restauración y reconstrucción que la transforma-ron significativamente. A pesar de encontrarnos con gran cantidad de documentación escrita sobre este monumento y de existir varios estudios sobre los arquitectos restauradores que intervinieron en este a finales del siglo XIX, resulta sorprendente que todavía existan períodos de este lapso de tiempo en el que su análisis y profundización haya sido menor. Este es el caso del período de Juan Bautista Lázaro como arquitecto director de las obras de la catedral leonesa, existiendo únicamente sobre toda su obra un estudio general que fue realizado por el director de este trabajo de investigación, por lo que nos llevó a considerar que era oportuno profundizar sobre la figura y obra de uno de los arquitectos más importante de la restauración en España de este período, no solo por su obra en sí, sino también por sus pos-turas significativas respecto a la intervención en el patrimonio arquitectónico: su respeto por los añadidos históricos, su preferencia por no aislar los monumentos, sus interés por los sistemas constructivos y su deseo de recuperar los oficios tradicionales que estaban completamente perdidos en la España decimonónica. El objetivo principal de la tesis es, por tanto, el análisis descriptivo y arquitectónico de los proyectos e intervenciones que Lázaro desarrolló y ejecutó para la catedral de Santa María de Regla de León, para deducir los principios e ideas que guiaron su quehacer en este templo, y poder, tras estudiar sus diversas publicaciones escritas y los proyectos e intervenciones de restauración acometidas en otros edificios de carácter monumental, llegar a establecer sus criterios de intervención en el patrimonio histórico y artístico. De acuerdo con esto, la tesis se estructura en tres partes: una primera parte en la que se contempla el pensamiento arquitectónico de Lázaro en su intervención en el patrimonio histórico; una segunda, en la que se abordan directamente los proyectos e intervenciones de Lázaro en la pulchra leonina, previa aproximación del citado arquitecto al proceso de restauración que se acometía en dicho templo; y una tercera, en la que se realiza el estudio de las principales intervenciones de restauración que ejecutó en otros edificios del patrimonio arquitectónico español. El presente trabajo de investigación se ha servido de la documentación escrita, gráfica, planimétrica y fotográfica que sobre los temas tratados existe desperdigada en diversos archivos dependientes de distintos organismos oficiales civiles y eclesiásticos. Además, el hecho de haber podido acceder a los trabajos de conservación y restauración que en estos momentos se están llevando a cabo en las zonas en las que intervino Lázaro (vidrieras, rejas, puertas, fábricas, cubiertas, etc.), y el poder intercambiar opiniones y criterios con la persona que actualmente es responsable de las obras de la catedral de León, ha facilitado y complementado el desarrollo de la presente tesis al haber podido contrastar y tomar datos directamente en el monumento objeto de estudio. También se ha llevado a cabo la consulta de las distintas revistas de arquitectura publicadas en aquellos años y de los múltiples libros que versaban sobre los edificios objeto de este trabajo o que guardaban relación con ellos. Asimismo hemos logrado conocer el testimonio de algunos de los herederos de Lázaro y de varios de los descendientes de los operarios que trabajaron bajo sus órdenes. Como conclusiones generales, la tesis define por primera vez los criterios generales que guiaron su quehacer profesional en el patrimonio. Además, en este trabajo se analizan pormenorizadamente los proyectos y actuaciones de Lázaro en la catedral de León, abordándose también en profundidad el trabajo del mencionado arquitecto en el ámbito de la restauración arquitectónica. Para lograr este objetivo, esta tesis no se ha limitado únicamente a analizar la información existente en los proyectos y en los in-formes de supervisión de los mismos, como tradicionalmente se había hecho, sino que también se ha tratado de verificar si los datos contenidos en los diferentes documentos de un mismo proyecto y en los borradores de los mismos tenían relación y coherencia entre sí. Además, se ha procurado realizar el análisis comparativo de la realidad construida con el contenido de los proyectos, liquidaciones y documentos de la fase de ejecución de las obras. Este análisis comparativo no había sido realizado hasta la fecha, siendo este, por tanto, una de las aportaciones del trabajo. Por último, la tesis abre tres vías de investigación futuras (que ya se han tratado y avanzado en parte, pero que escapan a los límites de este trabajo). Estas se refieren al estudio de la evolución de la representación gráfica de los planos de la catedral leonesa catalogados en este trabajo, de la actividad pública de Lázaro y su preocupación por la defensa del patrimonio como diputado en las Cortes, arquitecto municipal de Ávila y arquitecto diocesano de Ávila y Toledo, y de cómo sus actuaciones de restauración en el patrimonio arquitectónico influyeron en los proyectos de obra nueva que construyó. ABSTRACT Due to the state of ruin in mid-nineteenth century, the Cathedral of Santa Maria de Regla of León was subjected to a series of interventions on conservation, restoration and reconstruction that transformed it significantly. There have been several studies on the architects who took part in the restoration during the mentioned century and despite abundant documentation and research on this monument, it is surprising to note the lack of deep analysis in some of the periods. In particular, the interventions accomplished by Juan Bautista Lázaro, as chief architect of the works of the Cathedral of León, have not been documented and analysed in adequate depth, despite the outstanding recognition of his work nationally and internationally. Furthermore, up to date, only the director of this research had conducted a general research of all his architectural work. For these reasons, we felt it was appropriate to elaborate on the life and work of one of the most important architects of the restoration in Spain during that period, not only for his work itself, but also for his significant contribution to the debate on architectural interventions on heritage. He is notable for his respect to historical additions, his preference for not isolating the monuments, his interest in building systems and his continuous desire to re-cover the traditional crafts that were completely lost in the nineteenth century in Spain. The main aim of this thesis is therefore the descriptive and architectural analysis of Lázaro’s projects and interventions developed and executed for the Cathedral of León. The thesis identifies the principles and ideas that guided his work in this temple and establish the criteria for intervention in the historical and artistic heritage architecture he applied after studying its various print publications, projects and restoration works undertaken in other buildings. Accordingly, the thesis is structured in three parts: the first part where it deals Lázaro’s architectural thinking in his interventions on heritage constructions; the second one, in which analyses the projects and interventions carried out by Lazaro in the “pulchra leonina”, but this analysis is preceded by the description of Lázaro’s relationship with the Cathedral of León before taking charge of its restoration in 1892; and the third and final section, in which the study of major restoration interventions implemented by Lázaro in other buildings of Spanish architectural heritage is made. This research has used available documentation (in written or graphic form, plans or photographs) scattered in a diverse range of archives de-pendent on various civil and ecclesiastical institutions. Moreover, we could access the conservation and restoration works, currently being carried out in areas where Lázaro intervened (stained glass windows, forged iron en-closures, gates, doors, masonry, covers, etc.). It has been possible to ex-change views and opinions with the person currently in charge of the referred restoration works which has facilitated and complemented the development of this thesis. It further, it has allowed contrasting and obtaining data directly from the monument under study. Consultation of various architectural journals published in those years has also been taken into account, as well as a diversity of books and articles which concerned the buildings assessed in this work, or related to them. Also, although not with the results expected, it has been obtained the testimony of some of Lázaro’s descendants as well as descendants of the workers who operated under him. As a general conclusion, the thesis defines the general criteria that guided his professional work in the heritage for the first time. Furthermore, Juan Bautista Lázaro’s projects and interventions in the Cathedral of León are analysed in detail. Also, it has been studying in detail the Lazaro’s work in the architectural heritage. To achieve this goal, the thesis has studied not only the information from the official projects and technical reports of them, but also it has been tried to verify if the information contained in the different documents of the same project and in the drafts were related and consistent with each other. In addition, it has been attempted to per-form a comparative analysis of the execution of Lázaro’s projects and the entire projected content. This comparative study had not been done to date and this will be, therefore, one of the main contributions of this re-search. Finally, this thesis opens up three lines of investigation (that have already been discussed and partially advanced, but which fall beyond the scope of this research). These refer to the study of the evolution of the graphical representation of the plans of Leon Cathedral catalogued in this thesis, public activity of Lazaro and his concern for the defence of heritage as deputy in Parliament, municipal architect of Avila, and as diocesan architect Ávila and Toledo, and even more how its restoration actions in architectural heritage influenced his projects of new construction.

La silla de la discordia : la pequeña escala como campo de experimentación en la modernidad : Breuer, Mies y Stam

El siglo XIX fue un siglo dedicado a los grandes edificios públicos. Los teatros, las academias, los museos. Sin embargo la arquitectura durante el siglo XX se dedicará al estudio de la casa. Todos los usos y tipologías se verán fuertemente revisados pero el núcleo de todos los esfuerzos y verdadero inicio de la arquitectura moderna será la vivienda. A partir de ella todos los preceptos modernos se irán aplicando a los distintos programas. Nikolaus Pevsner señala a William Morris como el primer arquitecto moderno porque precisamente entendió que un arte verdaderamente social, en consonancia con su tiempo y la sociedad a la que sirve, ha de ocuparse de aquello que preocupe a la gente. Con la nueva situación de la vivienda en el centro de las motivaciones disciplinares el mueble adopta un nuevo protagonismo. En un momento avanzado de su carrera Marcel Breuer observa entre curioso e irónico cómo el mueble moderno había sido promocionado paradójicamente no por los diseñadores de muebles sino por los arquitectos1. La respuesta la da Le Corbusier en una de sus conferencias de 1931 recogida en Precisiones 2 cuando señala la reformulación del mobiliario como el "nudo gordiano" de cuya resolución pendía la renovación de la planta moderna. El Movimiento Moderno se había visto obligado a atacar este tema para poder avanzar en sus propuestas domésticas. El Movimiento Moderno se propuso solucionar los problemas de la vivienda y de una Europa en reconstrucción pero se exigía además ser capaz de aportar una visión propositiva de la vida moderna. No se trataba únicamente de resolver los problemas ya existentes sino que además había la necesidad autoimpuesta de anticipar la domesticidad del futuro. Para ello sus viviendas al completo, mueble e inmueble, debían de presentarse bajo esa nueva imagen. El manifiesto fundacional de la Deustcher Werkbund extendía el radio de acción del nuevo arquitecto desde la construcción de las ciudades a los cojines del sofá. Este mobiliario tenía la compleja misión de condensar sintéticamente todos esos ideales que la modernidad había traído consigo: abstracción, higiene, fascinación maquínica, confianza positivista en la ciencia o la expresión material optimizada. Objetos de la vida moderna, en palabras de Le Corbusier, susceptibles de suscitar un estado de vida moderno. Pocas sillas en la historia del diseño habrán acarreado tanta polémica y tanta disputa por su autoría como la sillas voladas de tubo de acero en sus diferentes versiones. Para entenderlo situémonos en el año 1927 a las puertas de la exposición "Die Wohnung" ("La vivienda") organizada por los maestros de la Bauhaus y dirigida por Mies van der Rohe en la ladera Weissenhof de Stuttgart. Muchos nombres célebres de la arquitectura mostraron en esa ocasión su personal propuesta para la vivienda moderna y los objetos que la habitan. Entre ellos los muebles con tubo de acero fueron una presencia constante en la exposición pero hubo una pieza que destacó sobre todas las demás por su novedad y audacia. La pieza en cuestión era el modelo de silla volada, esto es, sin apoyos posteriores y cuya rigidez estaba conferida al esfuerzo solidario de la estructura continua de tubo de acero y que terminaría por convertirse en el cruce de caminos de tres figuras de la disciplina arquitectónica: Marcel Breuer, Mies van der Rohe y Mart Stam. Cada uno de ellos desarrolló su propio modelo de silla volada en sus versiones MR por parte de Mies, L&C Arnold de Stam y el posterior modelo BR 33 de Marcel Breuer. Los tres, en algún momento de su vida reclamaron de uno u otro modo su autoría como objetos que les pertenecían intelectualmente. Estas sillas se convirtieron en la expresión máxima de uno de los ansiados anhelos de la modernidad, la propia materialidad del acero, en su versión optimizada, era la que había derivado en una forma completamente nueva de un objeto cotidiano y cuyo tipo estaba ya totalmente asumido. Los nuevos materiales y las nuevas formas de hacer habían irrumpido hasta en los utensilios domésticos, y habían sido capaces de reformularlos. El punto de partida para esta investigación es precisamente esa coincidencia de tres figuras de la arquitectura moderna, los tres de formación artesanal, en un mismo modelo de silla y en una misma fecha. Tres arquitectos que se habían encargado de asegurar que el movimiento moderno no reconocía problemas formales sino solamente de construcción, iban a coincidir en el mismo tiempo y lugar, precisamente en una misma forma, como si tal coincidencia hubiera sido producto de una voluntad de época. Sin embargo el interés de este estudio no radica en una indagación sobre la autoría sino sobre cómo un mismo objeto resulta ser propositivo e interesante en campos muy diversos y la forma en que cada uno lo hace suyo incorporándolo a su propia investigación proyectual. La silla, más allá de ser un objeto de diseño exclusivamente, trasciende su propia escala para situarse inmersa en un proceso de búsqueda y exploración a nivel conceptual, formal, constructivo y estructural en la arquitectura cada uno de ellos. En un momento en que el oficio del arquitecto está siendo intensamente redefinido considero especialmente pertinente esta investigación, que en definitiva versa sobre la forma distintiva en que el pensamiento arquitectónico es capaz de proyectarse sobre cualquier disciplina para reformularla. ABSTRACT The nineteenth century was a century dedicated to the great public buildings; theaters, schools or museums. However the architecture in the twentieth century was devoted to the study of housing. All uses and typologies were heavily revised but the focus of all efforts and true beginning of modern architecture was housing. From these beginnings all modern precepts were applied to the various programs. Nikolaus Pevsner points to William Morris as the first modern architect precisely because he understood that a truly social art in line with its time and the society it serves must deal with social concerns at that time. With the new housing situation at the center of disciplinary concerns furniture took on a new prominence. At an advanced stage of his career Marcel Breuer observed partly with curiosity, partly with irony how modern furniture had been promoted not by furniture designers but by architects. The answer is given by Le Corbusier in one of his lectures of 1931 collected in Precisions when he pointed the reformulation of furniture as the "Gordian knot" for the renewal of modern plan resolution. Modernism had been forced to confront this issue in order to advance their domestic approaches. Modernism not only put forward a solution to the problems of housing and a Europe under reconstruction but is also needed to be able to contribute to an exciting vision of modern life. Not only did solve existing problems but also it had the self-imposed necessity of anticipating future domesticity and to do their houses full, movable and immovable, they should be submitted under this new image. The founding manifesto of the Deutsche Werkbund extended the scope of the new architect from building cities to the couch cushions. This furniture had the complex mission of synthetically condensing all the ideals of modernity had brought with it: abstraction, hygiene, mechanization, positivist confidence in science or material expression. Objects of modern life, in words of Le Corbusier, were likely to give rise a state of modern life. Few chairs in design history have resulted in so much controversy and so much dispute over their invention as the various versions of cantilevered tubular steel chairs. To understand this let us place ourselves in 1927 at the gates of the exhibition "Die Wohnung" ("Housing") organized by the teachers of the Bauhaus and directed by Mies van der Rohe in Stuttgart Weissenhoflung. Many famous names in architecture at that time showed their personal proposals for modern housing and the objects that inhabit them. Amongst these objects, the steel tube furniture was a constant presence at the exhibition but there was a piece so audacious that it stood out from all the others. This piece in question was the cantilever model chair, that is, which had no further rear support and whose rigidity was attributed to the solidity of its continues structure of steel tube. This piece would eventually become the crossroads of three very different personalities: Mart Stam, Marcel Breuer and Mies van der Rohe. Each of them developed their own model of cantilevered chair in different versions; The MR model developed by Mies van der Rohe, the L&C by Arnold Stam and a later model BR 33 by Marcel Breuer, and the three, at some point in their lives demanded the authorship of its invention as objects that belonged to them intellectually. These chairs epitomized one of the coveted objects of modernity, steel material in its optimized version, was what had led to a completely new form of an everyday object whose this type was fully adopted on board in design. New materials and production methods had burst into world of household objects, and had been able to reformulate their design. The bold design then became a dark object of controversy. The starting point for this doctoral thesis is the concurrent invention of the same model of chair by three different figures of modern architecture. These three architects, who were responsible for ensuring that the modern movement considered construction rather than form as the main design consideration, were working in the same place and at the same point in time. It was almost as if these three architects were shaped by the culture of the time (Zeitgeist). However the focus of this study lies not in an investigation of responsibility of ownership but in the investigation fo how the same object can turn out to be purposeful and interesting in many different fields and the way in which each researcher makes it his own by developing his own project research. 1927, the year of their meeting, was a initiatory year in the career of our players. The chair, beyond being only a design object transcended its own scale and became immersed in a process of research and development on a conceptual, formal, structural and constructive level in the architectural approach of each of the architects. At a time when the role of the architect is being redefined intensely I consider this research, which ultimately concerns the distinctive way the architectural thought can be projected onto and reformulate any discipline, to be particularly relevant.

Transformaciones urbanas en torno a las reales puertas de la Villa de Madrid (1656-1860)

La estructura urbana de Madrid comenzó a dibujarse con los primeros asentamientos fortificados del siglo IX. Sus posteriores ampliaciones estuvieron acotadas por los sucesivos recintos que delimitaron los contornos de una capital en constante expansión. De carácter inicialmente defensivo, luego fiscal y sanitario, estas estructuras estuvieron articuladas en torno a las puertas de acceso a la Villa, estableciendo un sistema general de cerramiento y comunicación que permitiera el control de personas y mercancías en su tránsito hacia el interior de la ciudad. La modestia inicial con que las puertas y tapias del recinto edificado en tiempos de Felipe IV desempeñaron sus funciones de espaldas al exterior de la Villa fue remplazada por un creciente protagonismo, de carácter simbólico y ornamental, que trascendió a su propia arquitectura para inspirar algunas de las importantes transformaciones urbanas operadas en su entorno. Relacionada principalmente con el ideal ilustrado de embellecimiento de la ciudad, la renovación de sus puertas principales se completaba con la reedificación y regularización de sus cercas, y la conformación de nuevos paseos en las afueras de la capital, cuyo trazado vertebrará en buena medida la ocupación de la periferia y la consiguiente definición de la trama urbana del Madrid de hoy. El presente trabajo de investigación indaga sobre la significación urbana de las Reales Puertas de la Villa de Madrid, a partir de la revisión de su establecimiento en los sucesivos recintos de la capital, con especial atención a las transformaciones urbanas operadas en ella desde la definición de su último límite hasta la proyección futura del Madrid ampliado según el anteproyecto de Carlos Mª de Castro. La observación conjunta de las componentes arquitectónica y urbana de las puertas de la Villa de Madrid se ofrece a partir de un relato cronológico de los hechos, fundamentado en su justificación documental y la secuencia visual registrada en la cartografía histórica de la ciudad. La incorporación de aportaciones gráficas de nueva elaboración, de carácter y alcance diversos, proporciona una superposición espacio-temporal que posibilita la lectura comparada de las arquitecturas de las Reales Puertas de la Villa de Madrid y de las transformaciones urbanas operadas a partir de ellas, determinantes en gran medida la configuración de la ciudad actual. ABSTRACT Madrid’s current urban structure has its roots in the first fortified settlements of the IX century. Its subsequent expansions due to the capital’s constant growth were limited by successive enclosures, built originally as a defense mechanism, but later used for fiscal and sanitary purposes as well. The construction of these structures pivoted around the gates that gave access to the city, establishing an enclosure that allowed control of both people and goods on their way into the city. The gates and walls originally built by Felipe IV performed their purpose with a modesty that was later replaced by an increasing symbolic and ornamental prominence, eventually surpassing their own architecture to inspire profound urban changes around them. With the purpose of embellishing the city, the main gates were renovated, the walls were rebuilt and standardized, and new avenues were laid out outside the city. These changes dictated in large part the settling on the suburbs and the resulting configuration of Madrid’s urban scene as we know it today. This research explores the urban significance of the Royal Gates of Madrid through the study of the enclosures that marked the limits of the city. Special attention is given to the urban changes since the last enclosure was established through to Carlos Mª de Castro’s draft for Madrid’s future projection. The architectonic and urban facets of Madrid’s gates are examined simultaneously in a series of chronological events, based on relevant documentation and the graphical record found in Madrid’s historic cartography. This thesis includes new graphic contributions, which allow the comparison of the architecture of the Royal Gates of Madrid as they evolved in time and space. These documents are essential in order to understand the urban transformations that took place based on the Gates, having largely determined the city’s current configuration.