Utilisation d'une méthode de correction de retards pour la vérification d'un assemblage de fonctions RTL par rapport à un assemblage de fonctions au niveau fonctionnel


Autoria(s): Tambour, L.; Urard, P.; Ghenassia, F.; Zergainoh, N.-E.; Valentin, T.; Jerraya, A. A.
Contribuinte(s)

Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; Université Joseph Fourier - Grenoble 1 (UJF) - Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP) - Institut National Polytechnique de Grenoble (INPG) - Centre National de la Recherche Scientifique (CNRS) - Université Grenoble Alpes (UGA)

STMicroelectronics [Crolles] (ST-CROLLES)

Cobertura

Paris, France

Data(s)

15/05/2002

Resumo

National audience

Le processus de conception est actuellement bien maîtrisé du modèle RTL jusqu’au silicium pour lesapplications de traitement du signal. Les applications de traitement du signal deviennent de plus en pluscomplexes. Une façon de maîtriser cette complexité grandissante est d’élever le niveau d’abstraction jusqu’auniveau fonctionnel. Ces applications sont généralement composées de sous-fonctions typiques et bien connuespouvant être validées indépendamment. Deux modèles de chaque sous-fonction peuvent alors être réalisés etvalidés au niveau fonctionnel et au niveau RTL. L’application complète de traitement du signal est modélisée auniveau fonctionnel et au niveau RTL en assemblant de la même façon plusieurs sous-fonctions pré-conçues. Bienqu’individuellement les modèles RTL et fonctionnel des sous-fonctions produisent les mêmes sorties à un retardprès, le passage de l’assemblage de ces sous-fonctions au niveau fonctionnel à l’assemblage au niveau RTLentraîne une différence de comportement de l’application complète : les sorties de l’application complète auniveau fonctionnel et au niveau RTL ne sont plus identiques numériquement. Ce problème complique alors lavérification entre les deux niveaux d’abstraction. Dans ce papier, nous analysons les causes de cette différence.Nous proposons une méthode systématique de correction (appelée correction de retards). Cette méthode estappliquée sur une chaîne de modulation numérique.

Identificador

hal-01392561

https://hal.archives-ouvertes.fr/hal-01392561

Idioma(s)

fr

Publicador

HAL CCSD

Direitos

http://creativecommons.org/licenses/by-nc/

Fonte

3ème Colloque CAO de circuits et systèmes intégrés

https://hal.archives-ouvertes.fr/hal-01392561

3ème Colloque CAO de circuits et systèmes intégrés, May 2002, Paris, France

Palavras-Chave #PACS 8542 #[SPI.NANO] Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics
Tipo

info:eu-repo/semantics/conferenceObject

Conference papers