Metodologia de Verificação Funcional para Circuitos Analógicos


Autoria(s): Fonseca, Adauto Luis Tadeo Bernardes da
Contribuinte(s)

Sousa, Fernando Rangel de

CPF:05194184417

http://lattes.cnpq.br/5726959712548590

CPF:88464911491

http://lattes.cnpq.br/9092018794878372

Oliveira, José Alberto Nicolau de

CPF:09612890404

http://lattes.cnpq.br/2871134011057075

Bourguet, Vincent Patrick Marie

CPF:01616313471

http://lattes.cnpq.br/7331200835732053

Melcher, Elmar Uwe Kurt

CPF:00750082461

http://lattes.cnpq.br/2995510206880397

Data(s)

17/12/2014

05/05/2010

17/12/2014

04/09/2009

Resumo

This work proposes a new methodology to verify those analog circuits, providing an automated tools to help the verifiers to have a more truthful result. This work presents the development of new methodology for analog circuits verification. The main goal is to provide a more automated verification process to certify analog circuits functional behavior. The proposed methodology is based on the golden model technique. A verification environment based on this methodology was built and results of a study case based on the validation of an operational amplifier design are offered as a confirmation of its effectiveness. The results had shown that the verification process was more truthful because of the automation provided by the tool developed

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior

O presente trabalho tem como objetivo desenvolver uma ferramenta de verificação para circuitos analógicos. O principal objetivo desta é aumentar a automação dos processos de verificação. Além disso, proporcionar a construção de um ambiente de verificação capaz de gerar relatórios ao longo deste processo. Esta metodologia é baseada na técnica do Modelo de Ouro, no entanto, ela também propõe uma segunda técnica para verificar o modelo de referência, para se obter resultados mais confiáveis. A metodologia foi utilizada, como estudo de caso, na verificação de um amplificador operacional

Formato

application/pdf

Identificador

FONSECA, Adauto Luis Tadeo Bernardes da. Metodologia de Verificação Funcional para Circuitos Analógicos. 2009. 119 f. Dissertação (Mestrado em Automação e Sistemas; Engenharia de Computação; Telecomunicações) - Universidade Federal do Rio Grande do Norte, Natal, 2009.

http://repositorio.ufrn.br:8080/jspui/handle/123456789/15298

Idioma(s)

por

Publicador

Universidade Federal do Rio Grande do Norte

BR

UFRN

Programa de Pós-Graduação em Engenharia Elétrica

Automação e Sistemas; Engenharia de Computação; Telecomunicações

Direitos

Acesso Aberto

Palavras-Chave #Verificação #Circuitos analógicos #Técnicas de verificação #Ambiente de Verificação #VHDL-AMS #Verification #Analog circuits #Integrated circuits #Verification techniques #Verification environment #VHDL-AMS #CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
Tipo

Dissertação