Desenvolvimento de um processador VLIW

Dissertação de mestrado integrado em Engenharia Eletrónica Industrial e Computadores

A arquitetura very long instruction word (VLIW) consiste numa implementação da técnica de aumento de performance instruction-level parallelism (ILP) e destaca-se das demais por efetuar esse paralelismo recorrendo à utilização de múltiplas unidades funcionais em paralelo. No VLIW, tanto a deteção de existência de paralelismo como a resolução de conflitos nas instruções é efetuada em compiling time, reduzindo significativamente a complexidade do hardware, o que resulta num menor custo de implementação e consumo inferior. Existem no entanto alguns obstáculos à afirmação desta arquitetura, como por exemplo a compatibilidade binária com o software legacy. Nesta dissertação pretende-se desenvolver um processador VLIW, pois, devido ao seu alto throughput, e baixo consumo, os processadores VLIW enquadram-se nos requisitos dos sistemas embebidos. O processador implementado deve servir-se da cache como meio de acesso à memória principal. Será também desenvolvido um Assembler dedicado ao processador implementado por forma a gerar código máquina compatível e com o intuito de permitir que futuras alterações na microarquitetura possam ser acompanhadas de alteração na geração de código máquina. Foi feito o estudo de alguns Instruction Set Arquitectures (ISAs) e de microarquitecturas VLIW existentes, de forma a implementar um processador VLIW softcore de acordo com o state-of-the-art numa plataforma Xilinx FPGA.

A very long instruction word architecture (VLIW) is an implementation of the technique to increase performance instruction- level parallelism (ILP), and stands out from the others for making this parallelism through the use of multiple functional units in parallel. In VLIW, the detection of parallelism and conflict resolution in the instructions is done on compiling time, significantly reducing the complexity of the hardware, resulting in a lower cost of implementation and less consumption. However, there are some barriers to the affirmation of this architecture, such as the binary compatibility with legacy software. This thesis aims to develop a VLIW processor, because, thanks to its high throughput and low-power, VLIW processors fit the requirements of embedded systems. The implemented processor should use a cache memory for access to main memory. An assembler dedicated to the processor implemented will also be in order to generate machine code compatible and in order to allow future changes in the microarchitecture may be accompanied by changes in the generation of machine code. Study was conducted on some existing VLIW Instruction Set Architectures (ISAs) and microarchitectures in order to implement a soft-core VLIW processor according to the state-of-the-art in a Xilinx FPGA platform.