多功能车辆总线网络设备的设计与实现

随着高速列车在全世界范围内的应用日益广泛，列车通信网络成为重要的研究领域。而多功能车辆总线网络设备是列车通信网络的核心技术。传统的基于单片机或基于可编程片上系统的网络设备在实时性、可扩展性和可靠性等方面均存在较大的劣势，现场可编程逻辑门阵列和通用微处理器的组合为克服这一困难提供了新的解决方案。现场可编程逻辑门阵列是现在集成电路设计验证的主流技术，在设计成本、开发周期、可扩展性和可重构性等方面有着明显的优势，为实现高性能网络设备提供了新的实现方法。通用微处理器广泛应用于嵌入式系统，在低功耗、外设扩展、处理速度等方面表现尤为突出。 本文结合列车通信网络和多功能车辆总线的研究，系统介绍了多功能车辆总线网络设备及通讯协议栈的设计，阐述了系统开发的相关技术，并重点介绍了通讯协议栈的具体实现。多功能车辆总线网络设备基于现场可编程逻辑门阵列FPGA和通用微处理器ARM。协议栈链路下层协议和物理线路控制逻辑在时序、时延、可靠性和并发性等方面有严格要求，且此部分功能的算法相对简单，采用FPGA实现。协议栈链路上层协议和其他高层协议在多任务、存储和定时等方面有着诸多需求，且此部分功能的算法相对复杂，采用基于嵌入式实时操作系统RTEMS和ARM的软硬件平台实现。本课题已经完成了基于FPGA和ARM的多功能车辆总线网络设备及通讯协议栈，证明了该设计框架的可行性，为自主研发列车通信网络相关产品提供了一个良好的实例。