Avaliação da execução de aplicações orientadas à dados na arquitetura de redes em chip IPNoSys


Autoria(s): Nobre, Christiane de Araújo
Contribuinte(s)

Kreutz, Márcio Eduardo

CPF:06660066446

http://lattes.cnpq.br/3993737424102325

CPF:58434296049

http://lattes.cnpq.br/6374279398246756

Lopes, Adilson Barboza

CPF:19060157400

http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4794786D9

Barros, Edna Natividade da Silva

CPF:39973514491

http://lattes.cnpq.br/6291354144339437

Ramos, Karla Darlene Nepomuceno

CPF:27522288304

http://lattes.cnpq.br/2751239628595747

Data(s)

17/12/2014

19/04/2013

17/12/2014

17/08/2012

Resumo

The increasing complexity of integrated circuits has boosted the development of communications architectures like Networks-on-Chip (NoCs), as an architecture; alternative for interconnection of Systems-on-Chip (SoC). Networks-on-Chip complain for component reuse, parallelism and scalability, enhancing reusability in projects of dedicated applications. In the literature, lots of proposals have been made, suggesting different configurations for networks-on-chip architectures. Among all networks-on-chip considered, the architecture of IPNoSys is a non conventional one, since it allows the execution of operations, while the communication process is performed. This study aims to evaluate the execution of data-flow based applications on IPNoSys, focusing on their adaptation against the design constraints. Data-flow based applications are characterized by the flowing of continuous stream of data, on which operations are executed. We expect that these type of applications can be improved when running on IPNoSys, because they have a programming model similar to the execution model of this network. By observing the behavior of these applications when running on IPNoSys, were performed changes in the execution model of the network IPNoSys, allowing the implementation of an instruction level parallelism. For these purposes, analysis of the implementations of dataflow applications were performed and compared

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior

A crescente complexidade dos circuitos integrados impulsionou o surgimento de arquiteturas de comunicação do tipo Redes em chip ou NoC (do inglês, Network-on-Chip), como alternativa de arquitetura de interconexão para Sistemas-em-Chip (SoC; Systems-on-Chip). As redes em chip possuem capacidade de reuso de componentes, paralelismo e escalabilidade, permitindo a reutilização em projetos diversos. Na literatura, têm-se uma grande quantidade de propostas com diferentes configurações de redes em chip. Dentre as redes em chip estudadas, a rede IPNoSys possui arquitetura diferenciada, pois permite a execução de operações, em conjunto com as atividades de comunicação. Este trabalho visa avaliar a execução de aplicações orientadas a dados na rede IPNoSys, focando na sua adequação frente às restrições de projeto. As aplicações orientadas a dados são caracterizadas pela comunicação de um fluxo contínuo de dados sobre os quais, operações são executadas. Espera-se então, que estas aplicações possam ser beneficiadas quando de sua execução na rede IPNoSys, devido ao seu elevado grau de paralelismo e por possuírem modelo de programação semelhante ao modelo de execução desta rede. Uma vez observadas a execução de aplicações na rede IPNoSys, foram realizadas modificações no modelo de execução da rede IPNoSys, o que permitiu a exploração do paralelismo em nível de instruções. Para isso, análises das execuções de aplicações data flow foram realizadas e comparadas

Formato

application/pdf

Identificador

NOBRE, Christiane de Araújo. Avaliação da execução de aplicações orientadas à dados na arquitetura de redes em chip IPNoSys. 2012. 63 f. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Natal, 2012.

http://repositorio.ufrn.br:8080/jspui/handle/123456789/18066

Idioma(s)

por

Publicador

Universidade Federal do Rio Grande do Norte

BR

UFRN

Programa de Pós-Graduação em Sistemas e Computação

Ciência da Computação

Direitos

Acesso Aberto

Palavras-Chave #Redes em chip. Arquiteturas de sistemas embarcados. processamento paralelo. Paralelismo em nível de instruções. Aplicações orientadas a dados #Network-on-chip. Embedded systems architecture. Parallel processing. Instruction level parallelism. Data oriented applications #CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO
Tipo

Dissertação